JPH02217895A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、液晶表示装置などの表示装置に関する。

従来の技術 第３図は、単純マトリクス駆動方式の液晶表示装置の概
略的な構成を示すブロック図である。同図において、表
示パネル１は複数本のデータ側電極Ｘ１〜Ｘｎ（以下、
任意のデータ側電極については符号Ｘで表す）と複数本
の走査（［１１１極Ｙ１〜Ｙｍ（以下、任意の走査側電
極については符号Ｙで表す）とを液晶層を介して立体交
差させることによって構成されており、データ側電極Ｘ
と走査側電極Ｙとの交差部が画素（図ではコンデンサと
して表す）をなし、この画素がマトリクス状に配列され
ている。

表示パネル１のデータ側電極ｘ１〜Ｘｎはデータ側駆動
回路２に接続される一方、走査側電極Ｙ１〜Ｙｍは走査
側駆動回路３に接続され、データ側駆動回路２および走
査側駆動回路３には、これらの回路を制御する表示制御
回路４が接続されている。

データ側駆動回路２は、走査ラインつまり走査側電極Ｙ
の線順次に従って表示制御回路４から直列転送されてく
る各１走査ライン分の画素の表示データを入力して、そ
の表示データに相当する変調電圧■９を対応するデータ
側電極Ｘに印加する機能を持つ、一方、走査側駆動回路
３は、転送される１走査ライン分の表示データに対応す
る走査側電極Ｙを線順次に選択し、選択した走査側電極
Ｙに書込み電圧■１を印加する機能を持つ、各画素には
上記変調電圧■イと書込み電圧■、の差に相当する実効
電圧が印加され、その実効電圧が液晶の発光しきい値電
圧以上になるか否かによって、つまり表示データに応じ
て画素はオン（発光状態）となったりオフ（非発光状態
）となったりし、これによって画像が表示される。

上記データ側駆動回路２および走査側駆動回路３は薬種
回路によって構成され、たとえばデータ側駆動回路２は
、第４図に示すように、隣り合う複数本分のデータ側電
極Ｘ上の画素を１グループとして複数グループに分けら
れる各画素群に対して個別的に対応付けられた複数の駆
動回路チップ６１〜Ｇｑ（以下、任意の駆動回路チップ
については符号Ｇで表す）によって構成されている。

従来のデータ側駆動回路２では、表示制御回路４から走
査側電極Ｙ上の画素の配列順位に従って直列転送されて
くる各１走査ライン分の表示データのうち、先ず第１Ｍ
位の画素群（走査ラインの長手方向に並ぶ各画素群のう
ちたとえば左端に位置する画素群）に対応する駆動回路
チップＧ１が表示制御回路４からのチップイネーブル出
力ＣＥ１を受けてその画素群に対応する表示データを取
込み、取込みの完了に伴いこの駆動回路チップＧ１から
チップイネーブル出力ＣＥ２が出力される。

前記チップイネーブルに出力ＣＥ２を受信した次の駆動
回路チップＧ２は、対応する表示データを取込む、以下
、同様な動作を最終段の駆動回路チップＧ９まで行うこ
とによって１走査ライン分の表示データの取込みが完了
するように構成されている。

発明が解決しようとする課厘 ところが、上述した従来のデータ側駆動回路２の構成で
は、前段の駆動回路チップＧからのチップイネーブル出
力ＣＥを受けてから次段の駆動回路チップＧが動作状態
となるまでにいくらかの時間がかかり、この時間のため
に表示データの取込み動作に遅延が生じ、表示データの
転送に用いられる転送クロックと表示データとのタイミ
ングを正確に設定することが困難になる。特に、表示装
置の画面を大型化する場合には、多量の表示データが必
要になり、それに伴って表示データの転送速度を高速化
しなければならないが、上述した遅延時間はこの転送速
度の高速化を妨げることになる。

したがって、本発明の目的は、駆動回路における表示デ
ータの取込み動作において遅延が生じることなく、表示
データの高速転送を可能にする表示装置を提供すること
である。

課題を解決するための手段 本発明は、マトリクス状に配列した複数の画素を、隣り
合う複数列分の画素を１グループとして複数の画素群に
グループ分けするとともに、これらの画素群に個別的に
駆動回路ユニットを対応付け、画素の行方向の配列順位
に従って直列転送される各１行分の画素の表示データの
うち、各画素群の表示データをその画素群に対応する駆
動回路ユニットで取込み、取込んだ表示データに応じた
出力で対応する画素を駆動するようにした表示装置にお
いて、 各駆動回路ユニットごとに、表示データの転送に同期す
る転送クロックをカウントするカウンタを設け、このカ
ウンタのカウント値に基づいて当該駆動回路ユニットに
対応する画素群の表示データの転送タイミングを検出す
ることによって、各画素群の表示データを対応する駆動
回路ユニットに取込むようにしたことを特徴とする表示
装置である。

作　　用 本発明に従えば、各駆動回路ユニットごとに力ウンタに
よって転送クロックをカウントし、そのカウント値に基
づいて各駆動回路ユニットは対応するタイミングで表示
データの取込みを開始するので、取込み動作に伴う遅延
が生じない。

実施例 第１図は、本発明の一実施例である単純マトリクス駆動
方式の液晶表示装置の概略的な構成を示すブロック図で
ある。その概略的構成は先述した従来の液晶表示装置の
場合と同様であり、表示パネル１１は複数本のデータ側
電極ｘ１〜ｘｎ（以下、任意のデータ側電極については
符号Ｘで表す）と複数本の走査側電極ｙ１〜ｙｍ（以下
、任意の走査側電極については符号ｙで表す）とを液晶
層を介して立体交差させることによって構成されており
、データ鋼重Ｓｘと走査側電極ｙとが交差する交差部が
画素をなし、この画素がマトリクス状に配列されている
。

また、表示パネル１１のデータ側電極ｘ１〜Ｘｎはデー
タ側駆動回路１２に接続され５走査側電極ｙ１〜ｙｍは
走査側駆動回路３に接続され、データ側駆動回路１２お
よび走査ｆｌｌ１ｗＡ動回路１３にはこれらの回路を制
御する表示制御回Ｎ１４が接続されていることも、従来
の液晶表示装置の場合と同様である。

第２図は上記データ側駆動回路１２のより具体的な構成
を示すブロック図である。

すなわち、このデータ側駆動回路１２は、隣り合う複数
本分のデータ側電極Ｘ上の画素を１グループとして複数
グループに分けられる各画素群に対して個別的に対応付
けられた複数の駆動回路チア７ｇｌ−ｇｑ（以下、任意
の駆動回路チップにっては符号ｇで表す）によって構成
されている。

各駆動回路チップｇは、表示制御回路１４からデータ側
駆動回路１２に転送されてくる表示データに同期して、
同じく表示制御回路１４からデータ側駆動回路１２へと
入力される転送クロックＣＫをカウントするＮ進カウン
タ１５と、チップセレクトデコード回路１６と、シフト
レジスタおよびラッチ回路などを含む内部回路１７とを
有する。

チップセレクトデコード回路１６は、前記Ｎ進カウンタ
１５のカウント値と、たとえば表示制御回路１４から与
えられる複数ビットのチップイネーブル選択信号ｄによ
って指定される値とを比教して、これらが一致したとき
セレクト信号ｐを出力して、内部回路１７を動作状態に
する。

各駆動回路チップｇのチップセレクトデコード回路１６
に入力されるチップイネーブル選択信号ｄは、駆動回路
チア１ｇごとに異なる。すなわち、この実施例では、た
とえば第に順位の画素群〈走査ラインの長手方向に並ぶ
各画素群のうち左からに番目に位置する画素群）に対応
する駆動回路チップｇｋに対して、第１順位の画素群か
ら第（ｋｌ）順位の画素群までの１走査ライン上の画素
の数を指定するチップイネーブル選択信号ｄｋが入力さ
れ、チップセレクトデコード回路１６はこの選択信号ｄ
ｋを上記画素数のデータに変換する機能を持つ。

他の駆動回路チップｇに入力されるチップイネーブル選
択信号ｄについても同様に、その駆動回路チップｇに対
応する画素群での第１順位の画素の１つ前の画素までの
画素の数にそれぞれ変換される。各駆動回路チップｇの
内部回路１７は１表示制御回路１４から転送されてくる
表示データを取込み、その表示データに応じた変調電圧
ＶＨを対応するデータ側電極Ｘに印加する機能を持つ。

また、走査側駆動回路１３は、従来の液晶表示装置の場
合と同様に、転送される１走査ライン分の表示データに
対応する走査側型［！ｙを線順次に選択し、選択した走
査側型ａｉｙに書込み電圧ＶＩＩを印加する機能を持つ
。

次に、上記液晶表示装置の動作について説明する０表示
制御回路１４から走査側電極ｙ上の画素の配列順位に従
って直列転送されてくる各１走査ライン分の表示データ
に同期して、転送クロックＣＫもデータ側駆動回路１２
の各駆動回路チップｇに入力され、各駆動回路チップｇ
のＮ進カウンタ１５がその転送クロックＣＫをそれぞれ
カウントする。

第１段目の駆動回路チップｇ１のチップセレクトデコー
ド回路１６には画素数［０」を指定するチップイネーブ
ル選択信号ｄ１が与えられており、したがってＮ進カウ
ンタ１５が転送クロックＣＫをカウントする前からチッ
プセレクトデコード回路１６から内部回路１７に対して
セレクト信号ｐが与えられており、内部回路１７は表示
データの転送開始前に動作状態にされている。そのため
、表示データの転送開始と同時に内部回路１７による表
示データの取込みが行われ、Ｎ進カウンタ１５がこの駆
動回路チップｇ１に対応する画素数だけ転送クロックＣ
Ｋをカウントすると、つまりこの駆動回路チップｇ１に
対応する画素の表示データが取込まれるとセレクト信号
ｐの出力が停止され、内部回路１７による表示データの
取込みが終了する。

第２段目の駆動回路チップｇ２のチップセレクトデコー
ド回路１６には、第１順位の画素群の１走査ライン上の
画素数を指定するチップイネーブル選択信号ｄ２が与え
られているので、Ｎ進カウンタ１５がその画素数だけ転
送クロックＣＫをカウントすると、チップセレクトデコ
ード回路１６から内部回路１７に対してセレクト信号ｐ
が与えられ、これによって内部回路１７による表示デー
タの取込みが開始される。

すなわち、第２段目の駆動回路チップｇ２による表示デ
ータの収込みは、前記第１段目の駆動回路チップｇ１の
表示データの取込みが終了したあとの次の表示データか
ら開始され、その駆動回路チップｇ２に対応する画素群
の１走査ライン上の画素数分の表示データが取込まれる
とその取込み動作を停止する。したがって、第２段目の
駆動回路チップｇ２においても、それに対応する画素の
表示データが取込まれる。以下、同様にして各段の駆動
回路チップｇにおいて、これらに対応する画素群の表示
データがそれぞれ取込まれる。

データ側駆動回路１２から各データ側電極×１〜ｘｎへ
は上記１走査ライン分の表示データに応じた変調電圧■
イが印加されると同時に、走査側駆動回路１３では、１
本の走査側電極ｙを選択してその走査側電極ｙへ書込み
電圧Ｖｗを印加する動作が行われる。これによって５選
択された走査側電極ｙ上の画素は各表示データに応じて
オンまたはオフとなる。このような動作が、各走査ライ
ンごとに繰り返され、これによって画像が表示される。

なお、上記実施例では液晶表示装置の場合について説明
したが、これに限らずマトリクス状に画素を配列した表
示パネルを用いる表示装置であれば、ＥＬ表示装置など
の他の表示装置にも同様に適用できる。

発明の効果 以上のように、本発明の表示装置によれば、各駆動回路
ユニットごとにカウンタによって転送クロックをカウン
トし、そのカウンタ値に基づいて対応する画素群の表示
データの取込みを行うようにしたので、表示データの取
込み動作に伴う遅延がなく、表示データの転送を高速化
でき、画面の大型化やカラー画面の高品位化が可能にな
る。

【図面の簡単な説明】

第１図は本発明の一実ｍ例である液晶表示装置の概略的
な構成を示すブロック図、第２図はそのデータ側駆動回
路の概略的な構成を示すブロック図、第３図は従来の液
晶表示装置の機略的な構成を示すブロック図、第４図は
そのデータ側駆動回路の概略的な構成を示すブロック図
である。 １１・・・表示パネル、１２・・・データ側駆動回路、
１３・・・走査側駆動回路、１４・・・表示制御回路、
１５・・・Ｎ進カウンタ、１６・・・チップセレクトデ
コード回路、１７・・・内部回路、ｘ１〜ｘｎ・・・デ
ータ側電極、１１〜７ｍ・・・走査側電極、ｇ１〜ｇｑ
・・・駆動回路チップ 代理人　　弁理士　西教　圭一部

Claims (1)

【特許請求の範囲】
1. マトリクス状に配列した複数の画素を、隣り合う複数列
   分の画素を１グループとして複数の画素群にグループ分
   けするとともに、これらの画素群に個別的に駆動回路ユ
   ニットを対応付け、画素の行方向の配列順位に従って直
   列転送される各１行分の画素の表示データのうち、各画
   素群の表示データをその画素群に対応する駆動回路ユニ
   ットで取込み、取込んだ表示データに応じた出力で対応
   する画素を駆動するようにした表示装置において、各駆
   動回路ユニットごとに、表示データの転送に同期する転
   送クロックをカウントするカウンタを設け、このカウン
   タのカウント値に基づいて当該駆動回路ユニットに対応
   する画素群の表示データの転送タイミングを検出するこ
   とによつて、各画素群の表示データを対応する駆動回路
   ユニットに取込むようにしたことを特徴とする表示装置
   。