JPH02217923A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、バイブ・ライン方式により処理が行われる
データ処理装置に係り、特に改善された分岐命令処理を
有するデータ処理装置に関するものである。

［従来の技術〕 第４図はこの種従来のデータ処理装置におけるパイプ・
ラインの１つのステージを示すものであり、図において
（１）はデータ及び命令語等の記憶内容が記憶された記
憶手段（ＭＥＮ）、（２）はこの記憶手段に記憶された
次に実行すべき命令語を読み出す命令語読出部（ＩＦ）
、　（３）はこの命令語読出部によって読み出された命
令語を解釈する命令デコード部（ＩＤＣ）、（４）はこ
の命令デコード部によって解釈された命令語の指示を受
けてオペランド・アクセスに必要な論理アドレスとして
のオペランド・アドレスを計算して出力するとともに、
命令デコード部（３）により命令語が分岐命令として判
定した場合には論理アドレスである分岐命令の飛先アド
レスを生成するオペランド・アドレス計算部（ＯＡＣ）
、（５）はこのオペランド・アドレス計算部からの論理
オペランド・アドレス及び論理飛先アドレスをそれぞれ
物理アドレスに変換するアドレス変換部（ＴＲＮ）で、
論理飛先アドレスを受け、飛先アドレスに続くアドレス
にある命令語を読み出す場合には物理アドレスとしての
飛先アドレスを、物理飛先アドレスに応じた命令語を上
記記憶手段（１）から読み出させるために命令語読出部
（２）に与える。（６）はこのアドレス変換部からの物
理オペランド・アドレスを受け、この物理オペランド・
アドレスにより上記記憶手段（１）をアクセスするオペ
ランド・アクセス制御部（ＯＰ）で、実行すべき命令に
応じて上記記憶手段（１）の物理オペランド・アドレス
によるアドレスに記憶されたデータの読み出し及びデー
タの書き込みを行う、（７）はこのオペランド・アクセ
ス制御部によって読み出された上記記憶手段（１）から
のデータを処理するとともに、上記記憶手段（１）に書
き込むためのデータを出力する実行部（ＥＸ［Ｊ）、（
８）は論理アドレスで参照される構造を有していて、上
記記憶手段（１）の記憶内容の一部の写しを格納してい
る、一種のキャッシュ・メモリである分岐目標命令キャ
ッシュ・メモリ（ＢＧＭ）で、上記オペランド・アドレ
ス計算部（４）からの論理飛先アドレスを受け、この論
理飛先アドレスに対応した上記記憶手段（１）の記憶内
容の一部の写しが格納されていると、この格納された記
憶内容の一部の写しを上記命令デコード（３）へ送り、
格納されていなかったときは、この論理飛先アドレスを
登録するとともに、上記命令語読出部（２）から読み出
されたこの論理飛先アドレスに対応した記憶手段（１）
の記憶内容の一部を格納する。（９）は上記オペランド
・アドレス計算部（４）からの論理飛先アドレスを上記
分岐目標命令キャッシュ・メモリ（８）に伝えるための
信号線である。

上記記憶手段（１）に記憶される命令語は第５図に示す
ように、命令語の作用を指定する命令コード部（１０）
と、命令語の作用の対象となるレジスタの番号を指定す
るオペランド・アドレス番号部（Ｒ）（１１）と、上記
命令コード部（１０）が指定する作用が必要とするメモ
リ・アドレスを指定する修飾レジスタ部（Ｉ＞（１２）
及びオペランド・アドレス変位部（ＤＳＰ）（１３）と
からなるオペランド・アドレス指定部とを有しているも
のである。そして、このオペランド・アドレスからメモ
リ・アドレスを求めるには。

修飾レジスタ番号部（１２）により指定された番号の修
飾レジスタの内容とオペランド・アドレス変位部（１３
）の値とを加算することにより行われる。

次に、この様に構成されたデータ処理装置の動作につい
て説明する。まず、読み出される命令語の命令コード部
（ｌＯ）が分岐命令を指定していないものについて説明
する。記憶手段（１）から次に実行する命令語が命令語
読出部（２）によって読み出される。この読み出された
命令語は命令デコード部（３）に入力されて解釈、つま
り、命令語の命令コード部（１０）を読み取る。この解
釈された命令語の指示を受けたオペランド・アドレス計
算部（４）はオペランド・アクセスに必要な論理アドレ
スとしのオペランド・アドレスを計算、つまり、命令語
の修飾レジスタ番号部（１２）で指定された番号の修飾
レジスタの内容とオペランド・アドレス変位部（１３）
の値とを加算して論理オペランド・アドレスを求める。

この論理オペランド・アドレスはアドレス変換部（５）
によって物理オペランド・アドレスに変換されてオペラ
ンド・アクセス制御部（６）に入力される。オペランド
・アクセス制御部（６）はこの物理オペランド・アドレ
スによって記憶手段（１）をアクセスする。すなわち、
命令デコード部（３）によって解釈された命令語の命令
コード部（１０）による実行すべき命令がデータの読み
出しを必要とする命令であれば、オペランド・アクセス
制御部（６）は入力さ九た物理オペランド・アドレスに
従い記憶手段（１）のデータを読み出して実行部（７）
に送り、実行部（７）にてこのデータが処理される。ま
た、命令デコード部（３）によって解釈された命令語の
命令コード部（１０）による実行すべき命令が実行結果
を記憶手段（１）に書き込む必要のある命令であわば、
オペランド・アクセス制御部（６）は実行部（７）の出
力を物理オペランド・アドレスにより記憶手段（１）に
実行部（７）の出力を書き込む、この様にして一連の動
作が進むものである。この一連の動作をタイムチャート
で示すと第６図のようになる。

この第６図は、横軸に時間を、縦軸にパイプ・ラインの
各ステージをとったものであり、オペランド・データの
書き込みを必要としない命令Ａ、Ｂ。

Ｃが連続的にパイプ・ライン処理される様子を示してい
る。

次に、読み出された命令語の命令コード部（１ｏ）に分
岐命令がある場合について説明する。命令語読出部（２
）によって読み出された命令語の命令コード部（１０）
が命令デコード部（３）によって分岐命令と判定すると
、この命令デコード部（３）の指示によりオペランド・
アドレス計算部（４）は命令語の修飾レジスタ番号部（
１２）で指定された番号の修飾レジスタの内容とオペラ
ンド・アドレス変位部（１３）の値とを加算して分岐命
令である論理飛先アドレスを生成する。この論理飛先ア
ドレスが信号、！　（９）を介して分岐目標命令キャッ
シュ・メモリ（８）へ入力される。この分岐目標命令キ
ャッシュ・メモリ（８）に入力された論理飛先アドレス
に対応した記憶手段（１）の記憶内容の一部の写しが格
納されていると、この格納されている記憶内容の一部の
写しを命令デコード部（３）に送り、飛先アドレスから
の命令処理が開始される。この飛先アドレスに続くアド
レスにある命令語に基づく処理は、命令語続出部（２）
、命令デコード部（３）、オペランド・アドレス計算部
（４）、アドレス変換部（５）、オペランド・アクセス
制御部（６）及び実行部（７）にて上記した分岐命令を
有しない命令語に基づく処理と同様に処理される。一方
、分岐目標命令キャッシュ・メモリ（８）に入力された
論理飛先アドレスに対応した記憶手段（１）の記憶内容
の一部の写しが格納されていないと、この論理飛先アド
レスがアドレス変換部（５）にて物理飛先アドレスに変
換され。

この物理飛先アドレスを命令語読出部（２）に送り。

この命令語続出部（２）が物理飛先アドレスに従い記憶
手段（１）から記憶内容を読み出し、この記憶内容を分
岐目標命令キャッシュ・メモリ（８）に記憶内容の一部
の写しとして格納するとともに、オペランド・アドレス
計算部（４）からの論理飛先アドレスを登録情報として
格納する。同時に、読み出された記憶内容は命令デコー
ド部（３）に送られ、飛先アドレスからの命令処理が開
始される。この飛先アドレスに続くアドレスにある命令
語に基づく処理は、命令語読出部（２）、命令デコード
部（３）、オペランド・アドレス計算部（４）、アドレ
ス変換部（５）、オペランド・アクセス制御部（６）及
び実行部（７）にて上記した分岐命令を有しない命令語
の処理と同様に処理される。この様にして一連の動作が
進むものである。この一連の動作を分岐処理のうちの論
理飛先アドレスに対応した記憶内容の一部の写しが分岐
目標命令キャッシュ・メモリ（８）に格納されている場
合についてタイムチャートで示すと第７図のようになる
。この第７図は、横軸に時間を、縦軸にパイプ・ライン
の各ステージをとったものであり、オペランド・データ
の書き込みを必要としな、い命令Ａ、Ｂ、Ｃ１分岐命令
ＢＲ及び分岐命令実行後の書き込みを必要としない命令
り、Ｅ、Ｆが連続的にパイプ・ライン処理される様子を
示している。とくに、命令りが飛先アドレスに格納され
ている命令である。この第７図から明らかなように命令
デコード部（１）にて分岐命令を判定すると、オペラン
ド・アドレス計算部（４）により論理飛先アドレスを求
めた後の次のクロックで命令語読出部（２）にて次の命
令語を読み出しているため、分岐命令実行後の待ち時間
が２クロック分必要であった。

なお、上記した従来のパイプ・ライン方式のデータ処理
装置と同様なデータ処理装置として特開昭６０−２０２
４５号公報、特開昭５７−３４２５４号公報、特開昭５
８−１．２９６６０号公報及び特開昭５７−８５１４８
号公報に示されている。

［発明が解決しようとする課題］ 上記のように構成された従来のデータ処理装置にあって
は１分岐命令と命令デコード部（３）が判定すると、オ
ペランド・アドレス計算部（４）が命令語のオペランド
・アドレス指定部に基づいて論理飛先アドレスを求めた
後に、分岐先命令の実行が行なおれるため１分岐命令実
行後の待ち時間が長く１分岐先命令の実行開始が遅れる
という問題点があった。

この発明は上記した点に鑑みてなされたものであり１分
岐命令実行後の待ち時間を短縮したパイプ・ライン方式
のデータ処理装置を得ることを目的とするものである。

［課題を解決するための手段］ この発明に係わるパイプ・ライン方式のデータ処理装置
は、命令語の作用を指定する命令コード部及び命令コー
ド部が指定する作用が必要とするメモリ・アドレスを指
定するオペランド・アドレス指定部を有した命令語を解
釈する命令デコード部から、分岐命令として判定した場
合に命令語のオペランド・アドレス指定部を受け、この
オペランド・アドレス指定部に基づいて対応しかつ格納
された記憶手段の記憶内容の一部の写しを命令デコード
部へ送る分岐目標命令キャッシュ・メモリを設けたもの
である。

［作　用］ この発明においては１分岐目標命令キャッシュ・メモリ
が、命令デコード部が分岐命令として判定した場合にこ
の命令デコード部から直接命令語のオペランド・アドレ
ス指定部を受け、このオペランド・アドレス指定部に基
づいて記憶手段の記憶内容の一部の写しを命令デコード
部に送らしめ。

分岐命令実行後の待ち時間を短くせしめる。

［実施例］ 以下に、この発明の一実施例を第１図に基づいて説明す
ると５図において、（１）はデータ及び命令語等の記憶
内容が記憶された記憶手段（ＭＥＮ）、（２）はこの記
憶手段に記憶された次に実行すべき命令語を読み出す命
令語読出部（ＩＦ）、（３）はこの命令語続出部によっ
て読み出された命令語を解釈する命令デコード部（ＩＤ
Ｃ）、　（４）はこの命令デコード部によって解釈され
た命令語の指示を受けてオペランド・アクセスに必要な
論理アドレスとしてのオペランド・アドレスを計算して
出力するとともに、命令デコード部（３）により命令語
が分岐命令として判定した場合には論理アドレスである
分岐命令の飛先アドレスを生成するオペランド・アドレ
ス計算部（ＯＡＣ）、　（５）はこのオペランド・アド
レス計算部からの論理オペランド・アドレス及び論理飛
先アドレスをそれぞれ物理アドレスに変換するアドレス
変換部（ＴＲＮ）で、論理飛先アドレスを受け、飛先ア
ドレスに続くアドレスにある命令語を読み出す場合には
物理アドレスとしての飛先アドレスを、物理飛先アドレ
スに応じた命令語を上記記憶手段（１）から読み出させ
るために命令語読出部（２）に与える。（６）はこのア
ドレス変換部からの物理オペランド・アドレスを受け、
この物理オペランド・アドレスにより上記記憶手段（１
）をアクセスするオペランド・アクセス制御部（ＯＰ）
で、実行すべき命令に応じて上記記憶手段（１）の物理
オペランド・アドレスによるアドレスに記憶されたデー
タの読み出し及びデータの書き込みを行う。

（７）はこのオペランド・アクセス制御部によって読み
出された上記記憶手段（１）からのデータを処理すると
ともに、上記記憶手段（１）に書き込むためのデータを
出力する実行部（ＥＸＵ）、　（８）は論理アドレスで
参照される構造を有していて、上記記憶手段（１）の記
憶内容の一部の写しを格納している、一種のキャッシュ
・メモリである分岐目標命令キャッシュ・メモリ（ＢＧ
Ｍ）で、上記命令デコード部（３）からの出力のうちの
第５図に示した命令語の修飾レジスタ部（１２）及びオ
ペランド・アドレス変位部（Ｉ３）からなるオペランド
・アドレス指定部を受け、このオペランド・アドレス指
定部とメモリ・アドレスの関係を利用してオペランド・
アドレス指定部に基づいて上記記憶手段（１）の記憶内
容の一部の写しが格納されていると、この格納された記
憶内容の一部の写しを上記命令デコード（３）へ送り。

格納されていなかったときは、このオペランド・アドレ
ス指定部を登録するとともに、上記命令語続出部（２）
から読み出されたこのオペランド・アドレス指定部に対
応した記憶手段（１）の記憶内容の一部を格納する。こ
の様にオペランド・アドレス指定部を参照するための論
理アドレスとして使用できる理由は１分岐命令の飛先ア
ドレスが命令語の修飾レジスタ番号部（１２）により指
定された番号の修飾レジスタの内容とオペランド・アド
レス変位部（１３）の値とを加算したものであるから、
修飾レジスタの内容が変わらない限り、オペランド・ア
ドレス指定部すなわち修飾レジスタ番号部（１２）とオ
ペランド・アドレス変位部（１３）だけによりメモリ・
アドレスは一義的に定まる゛ことによるものである。　
（９１）は上記命令デコード部（３）からの命令語のオ
ペランド・アドレス指定部を上記分岐目標命令キャッシ
ュ・メモリ（８）に伝えるための信号線である。

次に、この様に構成されたデータ処理装置の動作につい
て説明する。まず、読み出される命令語の命令コード部
（１０）が分岐命令を指定していないものについて説明
する。記憶手段（１）から次に実行する命令語が命令語
続出部（２）によって読み出される。この読み出された
命令語は命令デコード部（３）に入力されて解釈、つま
り、命令語の命令コード部（１０）を読み取る。この解
釈された命令語の指示を受けたオ、ベランド・アドレス
計算部（４）はオペランド・アクセスに必要な論理アド
レスとしのオペランド・アドレスを計算、つまり、命令
語の修飾レジスタ番号部（１２）で指定された番号の修
飾レジスタの内容とオペランド・アドレス変位部（１３
）の値とを加算して論理オペランド・アドレスを求める
。この論理オペランド・アドレスはアドレス変換部（５
）によって物理オペランド・アドレスに変換されてオペ
ランド・アクセス制御部（６）に入力される。オペラン
ド・アクセス制御部（６）はこの物理オペランド・アド
レスによって記憶手段（１）をアクセスする。すなわち
、命令デコード部（３）によって解釈された命令語の命
令コード部（１０）による実行すべき命令がデータの読
み出しを必要とする命令であれば、オペランド・アクセ
ス制御部（６）は入力された物理オペランド・アドレス
に従い記憶手段（１）のデータを読み出して実行部（７
）に送り、実行部（７）にてこのデータが処理される。

また、命令デコード部（３）によって解釈された命令語
の命令コード部（１０）による実行すべき命令が実行結
果を記憶手段（１）に書き込む必要のある命令であれば
、オペランド・アクセス制御部（６）は実行部（７）の
出力を物理オペランド・アドレスにより記憶手段（１）
に実行部（７）の出力を書き込む、この様にして一連の
動作が進むものである。

次に、読み出された命令語の命令コード部（ｌＯ）に分
岐命令がある場合について説明する。命令語読出部（２
）によって読み出された命令語の命令コード部（１０）
が命令デコード部（３）によって分岐命令と判定すると
、命令語の修飾レジスタ番号部（１２）とオペランド・
アドレス変位部（１３）とからなるオペランド・アドレ
ス指定部が信号線（９１）を介して分岐目標命令キャッ
シュ・メモリ（８）へ入力される。この分岐目標命令キ
ャッシュ・メモリ（８）に入力された命令語のオペラン
ド・アドレス指定部が論理補光アドレスの変わりとして
機能し、対応した記憶手段（１）の記憶内容の一部の写
しが格納されていると、この格納されている記憶内容の
一部の写しを命令デコード部（３）に送り、飛先アドレ
スからの命令処理が開始される。この飛先アドレスに続
くアドレスにある命令語に基づく処理は、命令語続出部
（２）、命令デコード部（３）、オペランド・アドレス
計算部（４）、アドレス変換部（５）、オペランド・ア
クセス制御部（６）及び実行部（７）にて上記した分岐
命令を有しない命令語に基づく処理と同様に処理される
。一方１分岐目標命令キャッシュ・メモリ（８）に入力
された命令語のオペランド・アドレス指定部に対応した
記憶手段（１）の記憶内容の一部の写しが格納されてい
ないと、このオペランド・アドレス指定部によりオペラ
ンド・アドレス計算部（４）が計算して論理飛先アドレ
スが求められる。この論理飛先アドレスがアドレス変換
部（５）にて物理飛先アドレスに変換され、この物理飛
先アドレスを命令語読出部（２）に送り、この命令語読
出部（２）が物理飛先アドレスに従い記憶手段（１）か
ら記憶内容を読み出し、この記憶内容を分岐目標命令キ
ャッシュ・メモリ（８）に記憶内容の一部の写しとして
格納するとともに、命令語のオペランド・アドレス指定
部を登録情報として格納する。同時に、読み出された記
憶内容は命令デコード部（３）に送られ、飛先アドレス
からの命令処理が開始される。この飛先アドレスに続く
アドレスにある命令語に基づく処理は、命令語読出部（
２）、命令デコード部（３）、オペランド・アドレス計
算部（４）、アドレス変換部（５）、オペランド・アク
セス制御部（６）及び実行部（７）にて上記した分岐命
令を有しない命令語の処理と同様に処理される。この様
にして一連の動作が進むものである。この−連の動作を
分岐処理のうちの命令語のオペランド・アドレス指定部
に対応した記憶内容の一部の写しが分岐目標命令キャッ
シュ・メモリ（８）に格納されている場合についてタイ
ムチャートで示すと第２図のようになる。この第２図は
、横軸に時間を、縦軸にパイプ・ラインの各ステージを
とったものであり、オペランド・データの書き込みを必
要としない命令Ａ、Ｂ、Ｃ１分岐命令ＢＲ及び分岐命令
実行後の書き込みを必要としない命令り、Ｅ。

Ｆが連続的にバイブ・ライン処理される様子を示してい
る。この第２図から明らかなように命令デコード部（３
）にて分岐命令を判定すると１次のクロックで命令８１
！出部（２）にて次の命令語を読み出させるため１分岐
命令実行後の待ち時間が第７図に示した従来のものに比
して１クロツタ分減少し、処理時間の短縮が図れるもの
である。

次に１分岐目標命令キャッシュ・メモリ（８）の具体的
構成例を、命令語の修飾レジスタ番号部（１２）が２ｂ
ｉｔ、オペランド・アドレス変位部（１３）が８ｂｉｔ
の場合について第３図に基づいて説明すると、図におい
て（２１ａ）は信号ＩＩＡ（２１）を介して修飾レジス
タへの書込信号ＩＲＶと。信号線（２２ａ）　（２２ｂ
）をそれぞれ介して修飾レジスタ書き込み時のレジスタ
番号を２ｂｉｔで示すレジスタ・デジタル番号ＩＲＡＯ
。

ＩＲ，４１を反転信号として入力される第１の論理手段
。

（２１ｂ）は上記書込信号ＩＲｖと、上記レジスタ・デ
ジタル番号ＩＲＡＩと、上記レジスタ・デジタル番号Ｉ
ＲＡＯを反転信号として入力される第２の論理手段、（
２１ｃ）は上記書込信号ＩＲＶと、レジスタ・デジタル
番号ＩＲＡＯと、レジスタ・デジタル番号ＩＲＡ　ｌを
反転信号として入力される第３の論理手段、　（２１ｄ
）は書込信号ＩＲＶと、レジスタ・デジタル番号ＩＲＡ
Ｏ５ＩｆｌＡ１が入力される第４の論理手段、（１４ａ
）〜（１４ｄ）は信号線（ｌａｂ）を介して命令語のオ
ペランド・アドレス変位部（１３）の上位４ｂｉｔ　Ｄ
ＳＰ（４〜７）が入力されるアドレス入力端Ａと、信号
線（１８ａ）を介して命令語のオペランド・アドレス変
位部（１３）の下位４　ｂｉｔｏｓｐ（ｏ〜３）が入力
されるデータ入力端Ｉと、データ出力端Ｏと、書込指示
信号入力端Ｗと、クリア指示信号入力端Ｃとを有したメ
モリ・アレイにより構成された第１〜・第４のタグ・ア
レイで、それぞれのクリア指示信号入力端Ｃには第１〜
第２の論理手段（２１ａ）〜（２１ｄ）の出力がそれぞ
れ入力され、クリア指示信号入力端Ｃが有意になると内
容が全て消去される。　（１５ａ）〜（１５ｄ）はこれ
ら第１〜第４のタグ・アレイ（１４ａ）〜（１４ｄ）の
出力０とオペランド・アドレス変位部（１３）の下位４
ｂｉｔ　ＤＳＰ（０〜３）とを比較する第１〜第４の比
較器、（１７ａ）はこれら第１〜第４の比較器からの出
力を受けるとともに、修飾レジスタ番号部（１２）の２
ｂｉｔ　ＩＯ，ＩＩが信号線（２３ａ）（２３ｂ）を介
して入力される第１のマルチプレクサで、２ｂｉｔ　Ｉ
Ｏ，Ｉｔにより第１〜第４の比較器のうちの１つを出力
するものである。　（１６ａ）〜（１６ｄ）は信号線（
１８ｂ）を介してオペランド・アドレス変位部（１３）
の上位４ｂｉｔ　ＤＳＰ（０〜３）が入力されるアドレ
ス入力端Ａと、記憶手段（１）からのデータが入力され
るデータ入力端工と、出力端Ｏと２書込指示信号入力端
Ｗとを有したメモリ・アレイにより構成された第１〜第
４のデータ・アレイ、（１７ｂ）はこれら第１〜第４の
データ・アレイの出力Ｏと命令語の修飾レジスタ番号部
（１２）の２ｂｉｔ　ｌ０１ＩＩが入力される第２のマ
ルチプレクサで、２ｂＬｔＩｏ、ＩＩにより第１〜第４
のデータ・アレイ（１６ａ）〜（１６ｄ）の１つを命令
デコード部（３）に出力するものである。　（２４）は
命令語の修飾レジスタ番号部（１２）の２ｂｉｔ：　１
０．　　Ｉｌが入力されて第１〜第４のタグ・アレイ（
１４，ａ）〜（１４ｄ）及び第１〜第４のデータ・アレ
イ（１６ａ）〜（１６ｄ）に書込指示信号を与える制御
部（ＣＯＮＴ）である。

この様に構成された分岐１橿命令キャッシュ・メモリ（
８）の動作を説明する。命令デコード部（３）によって
分岐命令と判所され、命令語のオペランド・アドレス指
定部が分岐目標命令キャッシュ・メモリ（８）に入力さ
れると、修飾レジスタ番号部（１２）の２ｂｉｔＩＯ１
工１によって制御部（２４）が第１〜第４のタグ・メモ
リ（１４ａ）〜（１４ｄ）のうちの１つ及び第１〜第４
のデータ・アレイ（１６ａ）〜（１６ｄ）の１つを選び
１選ばれたタグ・メモリの内容が比較器によって比較さ
れる。この比較結果が一致していれば、第１のマルチプ
レクサ（１７ａ）を介して制御部（２４）により修飾レ
ジスタ番号部（１２）の番号に対応したデータ・アレイ
の内容、つまり、記憶手段（１）のデータの写しを第２
のマルチプレクサ（１７ｂ）を介して命令デコード部（
３）に送られる。一方、比較器（１，４ａ　）〜（１４
ｄ）による比較結果が不一致であれば、制御部（２４）
により第１〜第４のデータ・アレイ（１６ａ）〜（１６
ｄ）はどれも選択されず、データは命令デコード部り３
）には送られず、アドレス変換部（５）が出力する物理
アドレスを使って記憶手段（１）から読み出されたデー
タをデータ・アレイに格納するとともに、オペランド・
アドレス変位部（１３）の上位４　ｂｉｔを登録情報と
してタグ・アレイに格納されることになる。さらに、こ
の分岐目標命令キャッシュ・メモリ（８）においては、
修飾レジスタの内容が変更されない限り、命令語のオペ
ランド・アドレス指定部だけで、飛先アドレスの記憶手
段（１）の内容が一義的に定まる性質を利用しているた
め、修飾レジスタの内容が変更された場合、修飾レジス
タ書込時のレジスタ番号を２　ｂｉｔで表わしたものＩ
ＲＡＯｌＩＲＡＩが示されるとともに、修飾レジスタへ
の書込信号ｌＲｂ１が有意になるため、対応するタグ・
アレイの内容が全て消去されることになる。

この発明において、その具体的構成の１つは、記憶手段
に記憶されている記憶内容のうちで分岐命令である飛先
アドレスに記憶されているデータの一部の写しとこの飛
先アドレスへ分岐する分岐命令となる命令語の飛先アド
レスを指定する部分、つまりオペランド・アドレス指定
部分を上記写しの登録情報として保持する分岐目標命令
キャッシュ・メモリと１分岐命令の実行時に上記分岐目
標命令キャッシュ・メモリに記憶手段の飛先アドレスに
対応した内容の写しが格納されているか否かを分岐命令
の命令語の飛先アドレスを指定する部分から判定する手
段と、この判定の結果２分岐命令の飛先アドレスに対応
した写しが分岐目標命令キャッシュ・メモリに格納され
ていると判明した場合に上記飛先アドレスの写しを飛先
命令語として使用する手段と、上記判定の結果１分岐目
標命令キャッシュ・メモリに格納されていないと判定さ
れた場合に分岐命令の飛先アドレスを指定する部分から
求めた飛先アドレスに対応した内容を記憶手段から読み
出して分岐命令の飛先アドレスを指定する部分と共に分
岐目標命令キャッシュ・メモリに格納する手段と１分岐
命令の飛先アドレスを指定する部分から飛先アドレスを
求める時に使用するレジスタの内容が変更されたかを検
出する手段と５分岐目標命令キャッシュ・メモリが保持
している登録情報のうち変更されたレジスタを飛先アド
レスを求める時に必要とする分岐命令の飛先アドレス指
定部分が登録情報になっているものだけをすべて抹消す
る手段を備えているデータ処理装置にある。

［発明の効果］ この発明は以上に述べたように、命令語の作用を指定す
る命令コード部及び命令コード部が指定する作用が必要
とするメモリ・アドレスを指定するオペランド・アドレ
ス指定部を有した命令語を解釈する命令デコード部から
２分岐命令として判定した場合に命令語のオペランド・
アドレス指定部を受け、このオペランド・アドレス指定
部に基づいて対応しかつ格納された記憶手段の記憶内容
の一部の写しを命令デコード部へ送る分岐目標命令キャ
ッシュ・メモリを設けたものとしたので。

分岐目標命令を早く分岐目標命令キャッシュ・メモリか
ら読み出せ、分岐命令実行後の待ち時間を短くでき、高
い処理性能を持ったデータ処理装置が得られるという効
果を有するものである。

【図面の簡単な説明】

第１図ないし第３図はこの発明の一実施例を示し、第１
図はパイプ・ラインの１つのステージを示すブロック線
図、第２図は一連の動作を示すタイミング・チャート、
第３図は分岐目標命令キャッシュ・メモリ（８）の−例
を示すブロック線図、第４図は従来のデータ処理装置の
１つのステージを示すブロック線図、第５図は命令語の
形式を示す図５第６図及び第７図は第４図に示したもの
の一連の動作を示すタイミング・チャートである。 図において、（１）は記憶手段、（２）は命令語続出部
、（３）は命令デコード部、（４）はオペランド・アド
レス計算部、（５）はアドレス変換部、（６）はオペラ
ンド・アクセス制御部、（７）は実行部、（８）は分岐
目標命令キャッシュ・メモリ、　（１０）は命令語の命
令コード部、　（１２）（１３）は命令語におけるオペ
ランド・アドレス指定部の修飾レジスタ番号部及びオペ
ランド・アドレス変位部である。 なお、各図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 命令語の作用を指定する命令コード部及び命令コード部
   が指定する作用が必要とするメモリ・アドレスを指定す
   るオペランド・アドレス指定部を有した命令語及びデー
   タ等の記憶内容が記憶された記憶手段、この記憶手段に
   記憶された命令語を読み出す命令語読出部、この命令語
   読出部によって読み出された命令語を解釈する命令デコ
   ード部、上記命令語のオペランド・アドレス指定部を登
   録情報として上記記憶手段の記憶内容の一部の写しを格
   納し、上記命令デコード部が命令語の命令コードによっ
   て分岐命令として判定した場合に上記命令デコード部か
   ら命令語のオペランド・アドレス指定部を受け、このオ
   ペランド・アドレス指定部に基づいて対応しかつ格納さ
   れた記憶手段の記憶内容の一部の写しを命令デコード部
   へ送る分岐目標命令キャッシュ・メモリを備えたデータ
   処理装置。