JPH0221821Y2 - - Google Patents
Info
- Publication number
- JPH0221821Y2 JPH0221821Y2 JP1982158772U JP15877282U JPH0221821Y2 JP H0221821 Y2 JPH0221821 Y2 JP H0221821Y2 JP 1982158772 U JP1982158772 U JP 1982158772U JP 15877282 U JP15877282 U JP 15877282U JP H0221821 Y2 JPH0221821 Y2 JP H0221821Y2
- Authority
- JP
- Japan
- Prior art keywords
- decoder
- receiver
- selective call
- earom
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
Description
【考案の詳細な説明】
本考案は選択呼出機能を有する受信機に関し、
特にプログラム形式の選択素子を搭載する個別選
択呼出受信機に関する。
特にプログラム形式の選択素子を搭載する個別選
択呼出受信機に関する。
近年、大規模集積技術の進歩と信頼性品質管理
の技術の進歩は目覚しく、集積技術について言え
ば、数mm角のチツプ上に数十万の素子を詰め込む
ことが出来、また信頼性品質管理技術について言
えば、集積製品を例にとると、歩留率の向上に伴
う製品価格の低下および低故障率に対する海外に
おける評価と反響を挙げることが出来る。そし
て、これらの集積回路（以後ICと略す）を搭載
した無線個別選択呼出受信機（以後受信機と略
す）においては、機器の小形化と低価格化が受信
機開発の求究の目的である。特に低価格化は今後
の受信機拡販の大きな鍵である。
の技術の進歩は目覚しく、集積技術について言え
ば、数mm角のチツプ上に数十万の素子を詰め込む
ことが出来、また信頼性品質管理技術について言
えば、集積製品を例にとると、歩留率の向上に伴
う製品価格の低下および低故障率に対する海外に
おける評価と反響を挙げることが出来る。そし
て、これらの集積回路（以後ICと略す）を搭載
した無線個別選択呼出受信機（以後受信機と略
す）においては、機器の小形化と低価格化が受信
機開発の求究の目的である。特に低価格化は今後
の受信機拡販の大きな鍵である。
ところで、前述の受信機に使用されている個別
選択呼出番号を書き込んだ素子（通常読み出し専
用メモリと言うことでROMと呼ばれている）に
ついて考えると以下の事実が挙げれる。
選択呼出番号を書き込んだ素子（通常読み出し専
用メモリと言うことでROMと呼ばれている）に
ついて考えると以下の事実が挙げれる。
機器の小形化に伴つてROMのパツケージと
して専用のものを開発する必要がある。
して専用のものを開発する必要がある。
受信機毎に個別呼出番号が違うので、ROM
はプログラム可能で受信機に着脱可能な構造で
ある必要がある。
はプログラム可能で受信機に着脱可能な構造で
ある必要がある。
以上の事実は下記のような問題を含んでいる。
ROMパツケージとして装置の小形化を図る
ため専用のものを用いることは、ICメーカー
の標準パツケージでないので、型などの専用設
備や、量産効果が期待出来ないことなどにより
ROM価格は高価なものとなり、受信機の低価
格化に反する。
ため専用のものを用いることは、ICメーカー
の標準パツケージでないので、型などの専用設
備や、量産効果が期待出来ないことなどにより
ROM価格は高価なものとなり、受信機の低価
格化に反する。
着脱可能な構造とするためには、ソケツト等
の接続素子を用いる必要があり、このことは部
品点数増加に伴う価格の上昇と、接続素子介在
による信頼度の低下を招く。
の接続素子を用いる必要があり、このことは部
品点数増加に伴う価格の上昇と、接続素子介在
による信頼度の低下を招く。
本考案の目的は前述の欠点を克服して、小形で
安価且つ高信頼性を実現した個別選択呼出受信機
を提供することにある。
安価且つ高信頼性を実現した個別選択呼出受信機
を提供することにある。
本考案に依れば、前述のROMを電気的に書込
み可能な素子を用い、その素子周辺のIC（例えば
デコーダなど）とモノリシツクIC化域はハイブ
リツドIC化して、その素子へのデータの書き込
みを受信機に実装された状態で行なう構成にする
ことによつて、小形で安価且つ高信頼性を実現し
た無線選択呼出受信機が得られる。
み可能な素子を用い、その素子周辺のIC（例えば
デコーダなど）とモノリシツクIC化域はハイブ
リツドIC化して、その素子へのデータの書き込
みを受信機に実装された状態で行なう構成にする
ことによつて、小形で安価且つ高信頼性を実現し
た無線選択呼出受信機が得られる。
以下、図面を参照して本考案について詳細に説
明する。
明する。
第１図は本考案を適用しようとする受信機の構
成を示したブロツク図である。本受信機は、受信
機所持者と連絡をとりたい人（ここで例えばMr.
Aとする）が当該受信機の選択呼出番号を電話で
ダイヤルすると、基地局で予め定めれた第２図ａ
の信号構成に符号化され、無線回線で送信され
る。
成を示したブロツク図である。本受信機は、受信
機所持者と連絡をとりたい人（ここで例えばMr.
Aとする）が当該受信機の選択呼出番号を電話で
ダイヤルすると、基地局で予め定めれた第２図ａ
の信号構成に符号化され、無線回線で送信され
る。
第１図を参照すると、その送信波は、アンテナ
１０及び波形整形回路までを含む無線部２０で検
波され、デコーダ３０に供給される。デコーダ３
０は、スタート信号Ｓを検出すると（第２図ｂ）
以下に引き続く個別選択呼出信号列のフレーム同
期が取られ、これを基準として、自機の選択呼出
番号が書き込まれているメモリ４０の内容を順次
読み出し受信データと１ビツト毎に比較する。こ
のようにして、自機の選択呼出番号の受信が確認
されると（第２図ｃ）、鳴音回路５０が起動して、
アラーム・ホーン６０を介して呼出がなされた旨
を受信機所持者は知ることが出来る。そこで当該
受信機所持者は、最寄りの電話機から予め定めら
れた場所へ電話をけると呼出し者（Mr.A）と連
絡を取ることが出来る。
１０及び波形整形回路までを含む無線部２０で検
波され、デコーダ３０に供給される。デコーダ３
０は、スタート信号Ｓを検出すると（第２図ｂ）
以下に引き続く個別選択呼出信号列のフレーム同
期が取られ、これを基準として、自機の選択呼出
番号が書き込まれているメモリ４０の内容を順次
読み出し受信データと１ビツト毎に比較する。こ
のようにして、自機の選択呼出番号の受信が確認
されると（第２図ｃ）、鳴音回路５０が起動して、
アラーム・ホーン６０を介して呼出がなされた旨
を受信機所持者は知ることが出来る。そこで当該
受信機所持者は、最寄りの電話機から予め定めら
れた場所へ電話をけると呼出し者（Mr.A）と連
絡を取ることが出来る。
このようなシステムに供される受信機のデコー
ダ３０と選択呼出番号が書き込まれるメモリ４０
とは、従来、第３図に示すようにデコーダ３０と
メモリ４０との間にソケツト４０ａが介在し、メ
モリ４０にはPROM（Programmable ROM）が
使用されていた。
ダ３０と選択呼出番号が書き込まれるメモリ４０
とは、従来、第３図に示すようにデコーダ３０と
メモリ４０との間にソケツト４０ａが介在し、メ
モリ４０にはPROM（Programmable ROM）が
使用されていた。
さてソケツトに関して一般的に次のような事柄
が挙げられる。
が挙げられる。
接触抵抗をある一定値以下に保つためには、
金メツキなどの高価な材料を必要とする。
金メツキなどの高価な材料を必要とする。
ある程度以上の抜き差し回数を保障するため
には、バネとなる材料の強度およびある程度以
上の寸法の確保が必要である。
には、バネとなる材料の強度およびある程度以
上の寸法の確保が必要である。
このように、ソケツトを必要とすることによつ
て、ある程度以上の実装スペースを専有し且つ信
頼度を増すためには高価なものとなる。
て、ある程度以上の実装スペースを専有し且つ信
頼度を増すためには高価なものとなる。
更に、デコーダとPROMを分割していること
により、各々の型の設備を必要としたり、汎用品
でないがための量産効果が期待出来ずどうしても
高価なものとなる。
により、各々の型の設備を必要としたり、汎用品
でないがための量産効果が期待出来ずどうしても
高価なものとなる。
本考案では、ハイブリツドIC化或はモノリシ
ツクIC化して、前述の欠点を克服している。し
かし、従来の記憶素子PROMをデコーダとハイ
ブリツドIC化、モノリシツクIC化したのでは、
１個のICの規模が大きくなる分だけ歩留が低下
し、且つPROMでは、一度書き込んだ内容を変
更出来ないので大きな効果は期待出来ない。
ツクIC化して、前述の欠点を克服している。し
かし、従来の記憶素子PROMをデコーダとハイ
ブリツドIC化、モノリシツクIC化したのでは、
１個のICの規模が大きくなる分だけ歩留が低下
し、且つPROMでは、一度書き込んだ内容を変
更出来ないので大きな効果は期待出来ない。
そこで、本考案のより好ましい一実施例では、
選択呼出番号用のメモリを従来のPROMから電
気的に書き替え可能なEAROM（Electrically
Alterable ROM）に切替、これとデコーダとを
ハイブリツドIC化或はモノリシツクIC化してい
る。
選択呼出番号用のメモリを従来のPROMから電
気的に書き替え可能なEAROM（Electrically
Alterable ROM）に切替、これとデコーダとを
ハイブリツドIC化或はモノリシツクIC化してい
る。
第４図は、本考案によるデコーダとEAROM
との同一基板上での集積化の構成を示したブロツ
ク図である。図において、３０はデコーダ、４
０′はEAROMを示す。EAROM４０′において、
１００，１２０は入力バツフア、１１０はＸデコ
ーダ、１４０はＹデコーダ、１５０はプログラム
制御回路、１７０はEAROMマトリツクスアレ
イ、１８０はＹゲート回路そして１９０は出力バ
ツフアである。
との同一基板上での集積化の構成を示したブロツ
ク図である。図において、３０はデコーダ、４
０′はEAROMを示す。EAROM４０′において、
１００，１２０は入力バツフア、１１０はＸデコ
ーダ、１４０はＹデコーダ、１５０はプログラム
制御回路、１７０はEAROMマトリツクスアレ
イ、１８０はＹゲート回路そして１９０は出力バ
ツフアである。
次に、第５図を参照して第４図の動作を説明す
る。
る。
EAROM４０′にデータを書き込むときは、チ
ツプセレクト端子（）を論理“Ｈ”、書き込み
電源端子（VPP）を“＋25V”、デバイスオペレー
テイング電圧（VCC）を“＋5V”そしてCNT端
子に電圧を印加してデコーダ３０の内部状態に無
関係に“ｅ”、“ｆ”を論理“Ｌ”にしてXIN，
YIN端子でEAROMマトリツクスアレイ１７０を
指定しプログラム端子（PGM）に立ち上りパル
スを印加することによりデータを順次書き込むこ
とができる。
ツプセレクト端子（）を論理“Ｈ”、書き込み
電源端子（VPP）を“＋25V”、デバイスオペレー
テイング電圧（VCC）を“＋5V”そしてCNT端
子に電圧を印加してデコーダ３０の内部状態に無
関係に“ｅ”、“ｆ”を論理“Ｌ”にしてXIN，
YIN端子でEAROMマトリツクスアレイ１７０を
指定しプログラム端子（PGM）に立ち上りパル
スを印加することによりデータを順次書き込むこ
とができる。
このようにしてEAROM４０′に書き込まれた
データは、運用時は次のように動作する。すなわ
ち、プログラム端子（PGM）を論理“Ｌ”、チツ
プセレクト端子（）を論理“Ｌ”、書き込み電
源端子（VPP）を“＋5V”およびデバイスオペレ
ーテイング電圧（VCC）を“＋5V”に設定するこ
とにより、デコーダ３０の内部状態に応じて、端
子“ｅ”、“ｆ”上のパターンが各々のORゲート
２００，２０１を介して、Ｘデコーダ１１０、Ｙ
デコーダ１４０に入力され、各々EAROMマト
リツクスアレイ１７０、Ｙゲート回路１８０が選
択され、その内容が出力バツフア１９０を介して
デコーダ３０に入力されることになる。
データは、運用時は次のように動作する。すなわ
ち、プログラム端子（PGM）を論理“Ｌ”、チツ
プセレクト端子（）を論理“Ｌ”、書き込み電
源端子（VPP）を“＋5V”およびデバイスオペレ
ーテイング電圧（VCC）を“＋5V”に設定するこ
とにより、デコーダ３０の内部状態に応じて、端
子“ｅ”、“ｆ”上のパターンが各々のORゲート
２００，２０１を介して、Ｘデコーダ１１０、Ｙ
デコーダ１４０に入力され、各々EAROMマト
リツクスアレイ１７０、Ｙゲート回路１８０が選
択され、その内容が出力バツフア１９０を介して
デコーダ３０に入力されることになる。
またEAROM４０′内のデータを変更したいと
きは、先ずチツプセレクト端子（）を論理
“Ｌ”、書き込み電源端子（VPP）を“＋25V”、デ
バイスオペレーテイング電圧（VCC）を“＋5V”
およびCNT端子を論理“Ｈ”として、プログラ
ム端子（PGM）に立ち上りパルスを印加すると、
XIN，YIN端子に無関係に全ビツトが消去される。
次に、チツプセレクト端子（）を論理“Ｈ”
に切替て、XIN，YIN端子で順次EAROMマトリ
ツクスアレイ１７０を指定し、プログラム端子
（PGM）に立ち上りパルスを印加することによ
り、データを書き込むことになる。
きは、先ずチツプセレクト端子（）を論理
“Ｌ”、書き込み電源端子（VPP）を“＋25V”、デ
バイスオペレーテイング電圧（VCC）を“＋5V”
およびCNT端子を論理“Ｈ”として、プログラ
ム端子（PGM）に立ち上りパルスを印加すると、
XIN，YIN端子に無関係に全ビツトが消去される。
次に、チツプセレクト端子（）を論理“Ｈ”
に切替て、XIN，YIN端子で順次EAROMマトリ
ツクスアレイ１７０を指定し、プログラム端子
（PGM）に立ち上りパルスを印加することによ
り、データを書き込むことになる。
ここで、EAROMとして日立製のHN48016等
が考えられる。また、EAROMの代わりに
EPROM（Erasable Programmable ROM）やバ
ツクアツプ電池を備えたRAMを備いることも可
能である。
が考えられる。また、EAROMの代わりに
EPROM（Erasable Programmable ROM）やバ
ツクアツプ電池を備えたRAMを備いることも可
能である。
第６図は、前述のEAROMとデコーダとを同
一基板上に収容し、一個のICとして搭載した本
考案による選択呼出受信機の一実施例の構造を示
した透視斜視図である。これは、ケース３０１、
ケースの一部を構成するフタ３００、プリントイ
タ回路３０２、部品３０３〜３０７で構成されて
いる。ここで３０７はEAROMとデコーダとが
IC化されたものである。
一基板上に収容し、一個のICとして搭載した本
考案による選択呼出受信機の一実施例の構造を示
した透視斜視図である。これは、ケース３０１、
ケースの一部を構成するフタ３００、プリントイ
タ回路３０２、部品３０３〜３０７で構成されて
いる。ここで３０７はEAROMとデコーダとが
IC化されたものである。
さて、第６図を参照すると、受信機に個別選択
呼出番号を書き込みたい時にケース本体３０１か
ら、その一部を構成するフタ３００を取りはずす
と、第４図のXINやYINなどを端子として持つIC
３０７のピンを確認できる。そして、PROMラ
イタの被書き込み部に第６図の受信機をセツトす
ることによつて自由に書き込むことができる。
呼出番号を書き込みたい時にケース本体３０１か
ら、その一部を構成するフタ３００を取りはずす
と、第４図のXINやYINなどを端子として持つIC
３０７のピンを確認できる。そして、PROMラ
イタの被書き込み部に第６図の受信機をセツトす
ることによつて自由に書き込むことができる。
このように本考案によれば、書込み可能なメモ
リとデコーダをハイブリツドIC化或はモノリシ
ツクIC化することによつて、信頼性、量産性お
よび価格の面で問題を含むソケツトを除去するこ
とが出来るという効果がある。又、従来、受信機
の呼出番号の設定に際して、PROMライタで書
き込んだPROMを受信機の該当するソケツトに
挿入し、更に番号変更時には、受信機から
PROMを取り出し、新しい呼出番号が書き込ま
れたPROMと交換していたものが、本考案では
書込み可能なメモリとデコーダとが一体化された
ICのピン端子が見える程度に受信機の一部の筐
体を取りはずし、受信機ごとROMライタにセツ
トすることによつて、選択呼出番号の設定・変更
を容易に行なうことが出来る。
リとデコーダをハイブリツドIC化或はモノリシ
ツクIC化することによつて、信頼性、量産性お
よび価格の面で問題を含むソケツトを除去するこ
とが出来るという効果がある。又、従来、受信機
の呼出番号の設定に際して、PROMライタで書
き込んだPROMを受信機の該当するソケツトに
挿入し、更に番号変更時には、受信機から
PROMを取り出し、新しい呼出番号が書き込ま
れたPROMと交換していたものが、本考案では
書込み可能なメモリとデコーダとが一体化された
ICのピン端子が見える程度に受信機の一部の筐
体を取りはずし、受信機ごとROMライタにセツ
トすることによつて、選択呼出番号の設定・変更
を容易に行なうことが出来る。
第１図は本考案を適用しようとする選択呼出受
信機の構成を示した図、第２図は第１図の受信機
のタイムチヤート、第３図は従来のデコーダ、ソ
ケツトおよびPROMとの実装図、第４図は本考
案によるデコーダとEAROMとの接続構成を示
すブロツク図、第５図は第４図で示される
EAROMの制御ピンとモードの関係を表わした
図、第６図は本考案によるEAROMとデコーダ
とを一体化したICを搭載した選択呼出受信機の
一実施例の構造を示した透視斜視図である。 １０……アンテナ、２０……無線部、３０……
デコーダ、４０……メモリ、４０′……
EAROM、４０ａ……ソケツト、５０……鳴音
回路、６０……アラームホーン、７０……プツシ
ユスイツチ、８０……抵抗、９０……電池、１０
０……入力バツフア、１１０……Ｘデコーダ、１
２０……入力バツフア、１４０……Ｙデコーダ、
１５０……プログラム制御回路、１７０……
EAROMマトリツクスアレイ、１８０……Ｙゲ
ート回路、１９０……出力バツフア、２００，２
０１……ORゲート、３００……ケースのフタ、
３０１……ケース本体、３０２……プリントイタ
回路、３０３〜３０７……部品。
信機の構成を示した図、第２図は第１図の受信機
のタイムチヤート、第３図は従来のデコーダ、ソ
ケツトおよびPROMとの実装図、第４図は本考
案によるデコーダとEAROMとの接続構成を示
すブロツク図、第５図は第４図で示される
EAROMの制御ピンとモードの関係を表わした
図、第６図は本考案によるEAROMとデコーダ
とを一体化したICを搭載した選択呼出受信機の
一実施例の構造を示した透視斜視図である。 １０……アンテナ、２０……無線部、３０……
デコーダ、４０……メモリ、４０′……
EAROM、４０ａ……ソケツト、５０……鳴音
回路、６０……アラームホーン、７０……プツシ
ユスイツチ、８０……抵抗、９０……電池、１０
０……入力バツフア、１１０……Ｘデコーダ、１
２０……入力バツフア、１４０……Ｙデコーダ、
１５０……プログラム制御回路、１７０……
EAROMマトリツクスアレイ、１８０……Ｙゲ
ート回路、１９０……出力バツフア、２００，２
０１……ORゲート、３００……ケースのフタ、
３０１……ケース本体、３０２……プリントイタ
回路、３０３〜３０７……部品。
Claims (1)
- 【実用新案登録請求の範囲】 １ 選択呼出番号を記憶する手段と、受信した
信号と前記選択呼出番号とを比較するデコーダ
とを有する選択呼出受信機において、前記選択
呼出受信機の筐体表面の一部に設けられた窓の
実質上真下に少なくとも前記記憶手段の書込み
用端子を配置したことを特徴とする選択呼出受
信機。 ２ 少なくとも前記記憶手段と前記デコーダとを
一体化した実用新案登録請求の範囲第１項記載
の選択呼出受信機。 ３ 前記記憶手段がEAROMである実用新案登
録請求の範囲第１項記載の選択呼出受信機。 ４ 前記記憶手段がバツクアツプ電池を備えた
ROMである実用新案登録請求の範囲第１項記
載の選択呼出受信機。 ５ 前記記憶手段がEPROMである実用新案登録
請求の範囲第１項記載の選択呼出受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982158772U JPS5963556U (ja) | 1982-10-20 | 1982-10-20 | 選択呼出受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982158772U JPS5963556U (ja) | 1982-10-20 | 1982-10-20 | 選択呼出受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5963556U JPS5963556U (ja) | 1984-04-26 |
| JPH0221821Y2 true JPH0221821Y2 (ja) | 1990-06-12 |
Family
ID=30349682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982158772U Granted JPS5963556U (ja) | 1982-10-20 | 1982-10-20 | 選択呼出受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5963556U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS608428Y2 (ja) * | 1979-12-13 | 1985-03-25 | 日本電気株式会社 | 半導体装置の実装装置 |
-
1982
- 1982-10-20 JP JP1982158772U patent/JPS5963556U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5963556U (ja) | 1984-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6991964B2 (en) | Stacked type semiconductor device | |
| EP0902436A3 (en) | Microcomputer with flash memory programmable via external terminal | |
| KR940020563A (ko) | 반도체 기억장치 및 그 품종설정 방법 | |
| CA2050901A1 (en) | Frequency synthesizer with an interface controller and buffer memory | |
| US5265063A (en) | Semiconductor memory device having a plurality of SRAMs operable in synchronism with a clock permitting simultaneous access to multiple data | |
| CN109074296A (zh) | 半导体装置、电子构件及电子设备 | |
| EP0378307A3 (en) | Prevention of alteration of data stored in secure integrated circuit chip memory | |
| JPH0221821Y2 (ja) | ||
| US4074236A (en) | Memory device | |
| DE3779766T2 (de) | Personenruf-funkempfaenger mit der faehigkeit zu zeigen ob die speichersicherstellung korrekt ist oder nicht. | |
| US5263141A (en) | Microprocessor with an exclusive address terminal for selecting at least one part of a peripheral device | |
| WO1997045839A1 (en) | Data storage device | |
| JP2003505816A (ja) | 誤りパターンの間の所定の対応関係の検出時にその誤りパターンのうちの１つのみを圧縮応答の形式で信号化するための誤り応答信号化モードによってテストすることのできる、メモリアレイおよびメモリベース装置をテストする方法 | |
| JPS6175637A (ja) | 無線電話装置 | |
| US4827257A (en) | Identification circuit | |
| US7185117B2 (en) | Microcomputer and evaluation device, evaluation method thereof | |
| JP3195457B2 (ja) | 無線選択呼出受信機 | |
| JPS57210500A (en) | Semiconductor storage device | |
| JPH05166358A (ja) | 集積回路メモリ装置 | |
| JP3314752B2 (ja) | 電子機器へのデータ書き込み方法 | |
| JP2002352202A (ja) | メモリカード | |
| JPH0613957A (ja) | 携帯用情報機器 | |
| JPS54136140A (en) | Semiconductor memory unit | |
| JPS6454437U (ja) | ||
| JPS6132456Y2 (ja) |