JPH02219374A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号処理装置に関するものである。

従来の技術 テレビジョン受像機においては、水平帰線期間中の映像
信号を除去するために信号レベルを所定のレベルにする
ブランキング期間を設けている。

第４図は従来の映像信号処理装置のブロック図を示すも
のであり、第１切換回路２は、映像表示期間は映像信号
入力端子１と映像信号出力端子７とを結合し、信号入力
端子１に供給される映像信号を映像信号出力端子７に供
給するように動作する。一方、ブランキング期間はＢＬ
Ｋレベル入力端子４と映像信号出力端子７とを結合し、
出力信号レベルをＢＬＫレベル入力端子４により規定さ
れる電圧レベルにするように動作する。このようにして
ブランキング処理を行うと、映像表示期間とブランキン
グ期間との境界において信号レベルが急激に変化する場
合にリンギングが生じる（画面上では境界部分で縦縞妨
害となって見える）。

ところが、従来のテレビジョン受像機においては、通常
の観視条件では映像表示期間とブランキング期間との境
界が画面上に現われない走査方法（オーバースキャンと
いう）を行なっているため、その境界で生じるリンギン
グは特に実用」二妨害とはならなかった。

発明が解決しようとする課題 しかしながら上記従来例において、従来よりも横長のテ
レビジョン受像機に縦横比を変換せずに表示する場合に
は、映像表示期間とブランキング期間との境界が画面上
に現われるようになる。その結果、映像表示期間とブラ
ンキング期間との境界において生じるリンギングが実用
上妨害となるという課題を有していた。

本発明はかかる点に鑑み、映像表示期間とブランキング
期間との境界において生じるリンギングによる妨害を軽
減する映像信号処理装置を提供することを目的とする。

課題を解決するための手段 本発明は、映像信号入力端子に供給される映像信号とＢ
ＬＫレベル入力端子に供給される所定の電圧レベルとを
切り換える第１切換手段と、第１切換手段の出力から整
合点を発生する整合点発生手段上、第１切換手段の出力
と整合点発生手段の出力とを切り換えて映像信号出力端
子に供給する第２切換手段と、ＢＬＫパルス入力端子に
供給されるＢＬＫパルスから第１、第２切換手段ならび
に整合点発生手段をそれぞれ制御するための制御信号を
発生する制御信号発生手段とを備えたものである。

作　　　用 本発明は上記構成により、映像表示期間においては、第
１切換手段は映像信号入力端子の映像信号を選択し、第
２切換手段は第１切換手段の出力を信号出力端子に供給
するように制御信号発生手段により制御される。一方、
ブランキング期間においては、第１切換手段はＢＬＫレ
ベル入力端子と整合点発生手段とを結合し、第２切換手
段は整合点発生手段と映像信号出力端子とを結合するよ
うに制御信号発生手段により制御される。

なお、整合点発生手段を、整合点を発生するとともに、
制御信号発生手段によりこの整合点発生手段と第２切換
回路との出力位相調整も行うように構成すると好適であ
る。

実施例 第１図は本発明の一実施例における映像信号処理装置の
構成図を示すものである。

第１図において、第１切換回路２は、制御信号発生回路
８においてＢＬＫパルス入力端子３に供給されるＢＬＫ
パルスから作られ導線９を介して供給される第１制御信
号にしたがい、映像表示期間には映像入力端子１に供給
される映像信号を、ブランキング期間にはＢＬＫレベル
入力端子４に供給されるＢＬＫレベルを、整合点発生回
路５および第２切換回路６に供給する。

整合点発生回路５は、低域通過フィルタ回路５１と位相
調整回路５２とで構成される。この整合点発生回路５に
おいて、低域通過フィルタ回路５１は、第１切換回路２
の出力に対し低域通過フィルタ処理を施して位相調整回
路５２に供給する。

位相調整回路５２は、制御信号発生回路８において前記
ＢＬＫパルスから作られ導線１０を介して供給される第
２制御信号にしたがい、低域通過フィルタ５１の出力と
所定の期間遅延された低域通過フィルタ回路５１の出力
とを切り換えて第２切換回路６に供給する。

第２切換回路６は、制御信号発生回路８において前記Ｂ
ＬＫパルスから作られ導線１１を介して供給される第３
制御信号にしたがい、映像表示期間には所定の期間遅延
させた第１切換回路２の出力を、ブランキング期間には
整合点発生回路５の出力を信号出力端子７に供給する。

次に第２図に示されるように、制御信号発生回路８が、
ＢＬＫパルス入力端子３に供給されるＢＬＫパルスを１
クロック期間遅延させるレジスタ８０１とレジスタ８０
１の出力を１クロック期間遅延させるレジスタ８０２と
により構成され、整合点発生回路５において、低域通過
フィルタ回路５１が、第１切換回路２からの出力を１ク
ロック期間遅延するレジスタ５１１と、このレジスタ５
１１の出力と第１切換回路２の出力とを加算し２分の１
にする加算器５１２とにより構成され、位相調整回路５
２が、低域通過フィルタ回路５１の出力を１クロック期
間遅延するレジスタ５２２と、導線１０を介して供給さ
れる第２制御信号にしたがい、このレジスタ５２２の出
力と低域通過フィルタ回路５１の出力を切り換えて整合
点発生回路５の出力とする第３切換回路５２４とにより
構成される場合について第３図を用いてその動作を説明
する。

この場合、導線９を介して供給される第１制御信号はＢ
ＬＫパルスとなり、導線１０を介して供給される第２制
御信号はＢ　Ｌ　Ｋパルスを２クロック期間遅延させた
レジスタ８０２の出力となり、導線１１を介して供給さ
れる第３制御信号はＢＬＫパルスを１クロック期間遅延
させたレジスタ８０１の出力となる。

第３図の各段の信号１ａ、　　４ａ、　　９ａ、　　５
１３ａ１５１４ａ、５２１ａ１５２３ａ１１０ａ１５２
ｆ３ａ１６０１ａ１１１ａ１７ａは第２図に示す端子１
．４．７ならびに導線９．５１３．５１４．５２１．５
２３．１０．５２６．８０１．１１の信号を示す。

また、第３図のデータの１マスが１クロック期間に相当
する。

信号１ａは入力映像信号であり、信号４ａはＢＬＫレベ
ルである。ここでは、説明を簡単にするためにＢＬＫレ
ベルをゼロとする。

各ラインにおいて第１クロツクから第ｎクロックまでを
映像表示期間とし、第ｎ＋１クロックから第ｍクロック
までをブランキング期間とする。

すなわち、制御信号発生回路８から導線９を介して供給
される第１制御信号９ａは、第１クロツクで立ち下がり
（あるいは立ち上がり）、第ｎ＋１クロックで立ち上が
る（あるいは立ち下がる）信号となる。この信号９ａに
したがい第１切換回路２において切り換えられた信号１
ａまたは信号４ａを、信号５１３ａとして整合点発生回
路５に供給するとともに、信号６０１ａとして第２切換
回路６に供給々・ 信号５１３ａは第１クロツクから第ｎクロックまでは映
像信号となり、第ｎ＋１クロックがら第ｍクロックまで
はＢＬＫレベルとなる。また信号５１４ａは信号５１３
ａをレジスタ５１１により１クロック期間遅延させた信
号であり、第２クロツクから第ｎ＋１クロックまでは映
像信号となり、第ｎ＋２クロツクから第ｍ＋１クロツク
（次のラインの第１クロツク）まではＢＬＫレベルとな
る。

この信号５１３ａと信号５１４ａとが加算器５１２にお
いて加算され２分の１にされた後、信号５２１ａとして
位相調整回路５２に供給される。この信号５２１ａは現
クロックの信号５１３ａと１クロツク前の信号５１４ａ
との平均となる。例えば第ｎクロックでは現信号５１３
ａはＷＮ　　１クロツク前の信号５１４ａはＶとなるの
で両者の平均である信号５２１ａは（ｗ＋ｖ）／２とな
り、第ｎ＋１クロックでは現信号５１３ａはゼロ、１ク
ロツク前の信号５１４ａはＷとなるので両者の平均のｗ
／２となり、そして、第ｎ＋２クロツクから第ｍクロッ
クまでは現信号５１３ａ１１クロツク前の信号５１４ａ
ともにゼロとなるので平均もゼロ、すなわちＢＬＫレベ
ルとなる。

第３切換回路５２４において、制御信号発生回路８から
導線１０を介して供給される第２制御信号１０ａ（第３
クロツクで立ち下がり（あるいは立ち上がり）第ｎ＋３
クロツクで立ち上がる（あるいは立ち下がる）信号）に
したがい、低域通過フィルタ回路５１から供給される信
号５２１ａと信号５２１ａとをレジスタ５２２により１
クロック期間遅延した信号５２３ａを切り換えて信号５
２６ａとして第２切換回路６に供給する。

第２切換回路６において、制御信号発生回路８から導線
１１を介して供給される第３制御信号１１ａ（第２クロ
ツクで立ち下がり（あるいは立ち上がり）第ｎ＋２クロ
ツク目で立ち上がる（あるいは立ち下がる）信号）にし
たがい、信号５２６ａと第１切換回路２の出力信号５１
３ａに対し１クロツク遅延した信号６０１ａとを切り換
えると、出力信号７ａは、第１クロツクは第１クロツク
の映像信号とＢ　Ｌ　Ｋレベルとの平均、第２クロツク
から第ｎ＋１クロツクまでは第１クロツクから第ｎクロ
ックまでの映像信号、第ｎ＋２クロツクは第ｎクロック
の映像信号とＢＬＫレベルの平均、そして、第ｎ＋３ク
ロツクから第ｍクロックの間はＢＬＫレベルとＢＬＫレ
ベルの平均、すなわちＢＬＫレベルとなる。

このようにして整合点を設け、映像信号からＢＬＫレベ
ルへの急激な変化を緩和することにより、急激な信号レ
ベルの変化に伴うリンギングを小さくできる。

以上のように本実施例によれば、整合点発生回路５と第
２切換回路６と制御信号発生回路８とを設けることによ
り、映像表示期間からブランキング期間への境界におい
て生じるリンギングによる妨害を軽減することができる
。

本発明は上記実施例に示す外、種々の態様に構成するこ
とができる。

例えば上記実施例において第２制御信号１０ａとしてＢ
ＬＫパルスを所定の期間遅延させたものを用いたが、新
たにＢＬＫパルスを用いない制御信号発生手段を設は第
２クロツクから第ｎ＋２クロツクまでの間に立ち下がり
（あるいは立ち上がり）第ｎ＋３クロツクで立ち上がる
（あるいは立ち下がる）信号としてもよい。

また、上記実施例において低域通過フィルタ回路５１を
１つのレジスタと１つの加算器により時間周波数領域の
低域通過フィルタを構成したが、複数のレジスタと複数
の加算器により本実施例とフィルタ特性の異なる低域通
過フィルタ回路としてもよい。その際、制御信号発生回
路８を構成するレジスタの数、位相調整回路５２のレジ
スタの数を変える必要があることは言うまでもない。

発明の詳細 な説明したように、本発明によれば、整合点発生手段と
第２切換手段と制御信号発生手段とを設けることにより
、映像表示期間とブランキング期間との境界において生
じるりンギングによる妨害を軽減することができる。さ
らにＣＲＴのオーバードライブを軽減することができ、
その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明の第１の実施例における映像信号処理装
置のブロック図、第２図は同実施例の低域通過フィルタ
回路を１つのレジスタと１つの加算器により構成した場
合のブロック図、第３図は同フィルタ回路説明のための
タイミング図、第４図は従来の映像信号処理装置のブロ
ック図である。 １・・・映像信号入力端子、２・・・第１切換回路、３
・・・ＢＬＫパルス入力端子、４・・・ＢＬＫレベル入
力端子、５・・・整合点発生回路、６・・・第２切換回
路、７・・・映像信号出力端子、８・・・制御信号発生
回路、５１・・・低域通過フィルタ回路、５２・・・位
相調整回路。 代理人の氏名　弁理士　粟野重孝　ほか１名第４図 ｔｊＬＫレベル人力疏子Ｖ 手続補正書（方式） 事件の表示 ２発明の名称 映像信号処理装置 補正をする者 事件との関係 住　　所 名　　　称 代表者 特　　許　　出　　願　　人 大阪府門真市太字門真１００６番地 （５８２）松下電器産業株式会社 谷　　　　井　　　昭　　　　雄 ４代理人 住　　所 〒　５７１ 大阪府門真市太字門真１００６番地 松下電器産業株式会社内

Claims (2)

【特許請求の範囲】
1. （１）映像信号入力端子に供給される映像信号とＢＬＫ
   レベル入力端子に供給される所定の電圧レベルとを切り
   換える第１切換手段と、第１切換手段の出力から整合点
   を発生する整合点発生手段と、第１切換手段の出力と整
   合点発生手段の出力とを切り換えて映像信号出力端子に
   供給する第２切換手段と、ＢＬＫパルス入力端子に供給
   されるＢＬＫパルスから第１、第２切換手段ならびに整
   合点発生手段をそれぞれ制御するための制御信号を発生
   する制御信号発生手段とを備えたことを特徴とする映像
   信号処理装置。
2. （２）整合点発生手段が、低域通過フィルタ処理を施す
   低域通過フィルタ手段と、第１切換手段と低域通過フィ
   ルタ手段の出力位相調整を行なう位相調整手段とを備え
   、制御信号発生手段により前記位相調整手段が制御され
   るように構成したことを特徴とする請求項１記載の映像
   信号処理装置。