JPH02220184A - Graphic display device - Google Patents

Graphic display device

Info

Publication number
JPH02220184A
JPH02220184A JP4229189A JP4229189A JPH02220184A JP H02220184 A JPH02220184 A JP H02220184A JP 4229189 A JP4229189 A JP 4229189A JP 4229189 A JP4229189 A JP 4229189A JP H02220184 A JPH02220184 A JP H02220184A
Authority
JP
Japan
Prior art keywords
display
window
frame buffer
memory
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4229189A
Other languages
Japanese (ja)
Inventor
Kenichi Hosoya
健一 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4229189A priority Critical patent/JPH02220184A/en
Publication of JPH02220184A publication Critical patent/JPH02220184A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Generation (AREA)

Abstract

PURPOSE:To display a picture by means of a buffer memory having small window display in a double buffer system by utilizing the display area of a frame buffer memory and the excessive part of the frame buffer memory. CONSTITUTION:For the window displayed by the double buffer, a window display processor 10 designates a window A on a display area 3A of a frame buffer memory 3 and a window B on an area 3B other than the display area 3A. When a display processor 5 makes the window in a certain limited range into a buffer object, the processor 5 writes the graphic on the areas 3A and 3B of the frame buffer memory 3 according to the window display table 10. A display control circuit 11 reads and displays one of the area 3A or 3B of the window in which the frame number memory 3 is double-buffered. Thus even when two sets of the frame buffer memories are not possessed, the double- buffered display is attained.

Description

【発明の詳細な説明】 遺丘且1 本発明は図形表示装置に関し、特にウィンドウ表示時に
おけるダブルバッファ方式による図形表示装置に関する
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a graphic display device, and particularly to a graphic display device using a double buffer method when displaying a window.

漿米玖亘 従来のダブルバッファ方式による図形表示装置は、第3
図に示すように、cptrtと、メインメモリ2と、二
個のフレームバッファメモリ3および4と、フレームバ
ッファメモリ3および4への図形の書込みを制御するデ
ィスプレイプロセッサ5と、フレームバッファメモリ3
および4の出力を切換えるセレクタ6と、セレクタ6か
らのディジタル信号をアナログ信号に変換するD/Aコ
ンバータ7と、CRT等の表示手段8とから構成されて
いる。
The conventional double-buffer type graphic display device
As shown in the figure, cptrt, a main memory 2, two frame buffer memories 3 and 4, a display processor 5 that controls writing of graphics to the frame buffer memories 3 and 4, and a frame buffer memory 3.
and 4, a D/A converter 7 that converts the digital signal from the selector 6 into an analog signal, and a display means 8 such as a CRT.

この図形表示装置においては、一方のフレームバッファ
メモリ(例えば、3)が表示面上に表示されている間に
、ディスプレイプロセッサ5によって、他方の7レーム
バツフアメモリ(例えば、4)に新しく描画される。す
なわち、一方のフレームバッファメモリが表示されてい
る間に、他方の7レームバツフアメモリに描画しておき
、必要に応じ二組のフレームバッファメモリをセレクタ
6で切換えて表示手段8に表示する。
In this graphic display device, while one frame buffer memory (e.g. 3) is being displayed on the display screen, the display processor 5 newly draws data in the other 7 frame buffer memory (e.g. 4). Ru. That is, while one frame buffer memory is being displayed, drawing is performed in the other 7-frame buffer memory, and the two sets of frame buffer memories are switched by the selector 6 as necessary to be displayed on the display means 8.

このように、従来の図形表示装置においては、フレーム
バファメモリ二組有する必要がある。256表示色でダ
ブルバッファ方式により表示する場合、第4図に示すよ
うに、8プレーンのフレームバッファメモリを二組(3
および4)有する必要がある。
Thus, in the conventional graphic display device, it is necessary to have two sets of frame buffer memories. When displaying with 256 display colors using the double buffer method, two sets of 8-plane frame buffer memories (3
and 4) must have.

また、第5図に示すように、限られたプレーンでダブル
バッファ方式により表示しようとすると、例えば8プレ
ーンのフレームバッファメモリを一組だけ有する場合、
通常のシングルバッファ時の同時表示色が256色であ
るのに対し、ダブルバッファ時では同時表示色が16色
と表示できる色の数が激減してしまう。
Furthermore, as shown in FIG. 5, if you try to display using the double buffer method with a limited number of planes, for example, if you have only one set of frame buffer memory for 8 planes,
While the number of colors that can be displayed simultaneously in a normal single buffer is 256, in the case of a double buffer, the number of colors that can be displayed simultaneously is drastically reduced to 16.

ウィンドウ表示方式で表示される場合、ある−部のウィ
ンドウだけをダブルバッファ方式により表示する場合(
例えば、第4図において、フレームバッファメモリ3上
のウィンドウAと、フレームバッファメモリ4上のウィ
ンドウB)とにおいては、ダブルバッファの対象となる
ウィンドウ以外の描画データも、他方のフレームバッフ
ァメモリに描画しておかなくてはならない、すなわち、
ダブルバッファの対象となるウィンドウのまわりには、
二組のバッファメモリに全く同じデータが書込まれてい
ることになる。
When displaying in the window display mode, when displaying only a certain part of the window in the double buffer mode (
For example, in FIG. 4, for window A on frame buffer memory 3 and window B on frame buffer memory 4, drawing data other than the window to be double buffered is also drawn in the other frame buffer memory. must be kept, i.e.,
Around the window targeted for double buffering,
Exactly the same data is written to the two sets of buffer memories.

九匪ム亘預 したがって、本発明の目的は、ダブルバッファ方式によ
るウィンドウ表示を少ないバッファメモリで行えるよう
にした図形表示装置を提供することである。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a graphic display device that can perform window display using a double buffer method using a small amount of buffer memory.

及涯LIL處 本発明によれば、表示画面上に表示する画面イメージを
記憶するメモリと、前記メモリに図形を描画するディス
プレイプロセッサと、前記メモリに図形を描画するディ
スプレイプロセッサ記表示面に対応する前記メモリ上の
表示エリアと前記表示エリア以外のエリアとにウィンド
ウをそれぞれ設定するウィンドウディスプレイテーブル
とを有し、このテーブルの指示に応じて前記表示画面上
に図形を表示することを特徴とする図形表示装置が得ら
れる。
According to the present invention, a memory that stores a screen image to be displayed on a display screen, a display processor that draws a figure on the memory, and a display processor that draws a figure on the memory correspond to the display surface. A figure comprising a window display table that sets windows in a display area on the memory and an area other than the display area, and displays a figure on the display screen according to instructions from the table. A display device is obtained.

11週 次に、本発明の一実施例を示した図面を参照して、本発
明をより詳細に説明する。
Week 11 Next, the present invention will be explained in more detail with reference to the drawings showing one embodiment of the present invention.

第1図は本発明の実施例のブロック図であり、第3図と
同等部分は同一符号にて示されている。
FIG. 1 is a block diagram of an embodiment of the present invention, and parts equivalent to those in FIG. 3 are designated by the same reference numerals.

本発明の一実施例は、CPUIと、メインメモリ2と、
2048x 1024バイトのフレームバッファメモリ
3と、フレームバッファメモリ3への図形の書込みを制
御するディスプレイプロセッサ5と、ウィンドウディス
プレイテーブル10と、表示制御回路11と、D/Aコ
ンバータ7と、表示手段8とから構成されている。
One embodiment of the present invention includes a CPUI, a main memory 2,
A frame buffer memory 3 of 2048x 1024 bytes, a display processor 5 that controls writing of graphics to the frame buffer memory 3, a window display table 10, a display control circuit 11, a D/A converter 7, and a display means 8. It consists of

ウィンドウディスプレイプロセッサ10は、ダブルバッ
ファにより表示するウィンドウを、フレームバッファメ
モリ3の表示エリア3A上のウィンドウAと、表示エリ
ア3A以外のエリア3B上のウィンドウBとを指定する
The window display processor 10 designates windows A on the display area 3A of the frame buffer memory 3 and window B on an area 3B other than the display area 3A as windows to be displayed by double buffering.

例えば、第2図に示すように、1280x 1024バ
イトの構成の解像度のCRTに表示する場合、通常フレ
ームバッファメモリ3用に2Mバイト(2048x 1
024バイト)のメモリを用意し、1280x 1G2
4バイトの部分を表示エリア3Aとし、残りの部分76
8x1024バイトのメモリ領−域をエリア3Bとして
、このエリア3Bをダブルバッファ対象となる二つのウ
ィンドウの一方を記憶するのに使用する。
For example, as shown in Figure 2, when displaying on a CRT with a resolution of 1280 x 1024 bytes, 2 Mbytes (2048 x 1
024 bytes) of memory, 1280x 1G2
The 4-byte portion is the display area 3A, and the remaining portion 76
A memory area of 8x1024 bytes is designated as area 3B, and this area 3B is used to store one of the two windows to be double buffered.

ディスプレイプロセッサ5は、ある限られた範囲のウィ
ンドウをダブルバッファ対象とする場合、ウィンドウデ
ィスプレイテーブル10にしたがい、フレームバッファ
メモリ3のエリア3A上と、エリア3B上とに図形を書
込む。
When a certain limited range of windows is to be subjected to double buffering, the display processor 5 writes graphics in areas 3A and 3B of the frame buffer memory 3 according to the window display table 10.

表示制御回路11は、ウィンドウディスプレイテーブル
10にしたがい、フレームバッファメモリ3をダブルバ
ッファされたウィンドウのエリア3Aおよび3Bのどち
らか一方を読出してCRTに表示する。
The display control circuit 11 reads out one of the double buffered window areas 3A and 3B from the frame buffer memory 3 and displays it on the CRT according to the window display table 10.

1吸曵皇逮 以上説明したように、本発明によれば、フレームバッフ
ァメモリの表示エリアとフレームバッファメモリの余っ
た部分とを利用することによって、従来のようにフレー
ムバッファメモリを二組持たなくても、限られた範囲の
ウィンドウについては、ダブルバッファによる表示がで
きる。これは、ダプルバッファ時のメモリの削減となり
、またダブルバッファという効果により見かけ上表示面
上に描画するのが一瞬の内に行なえるという効果がある
As explained above, according to the present invention, by using the display area of the frame buffer memory and the surplus part of the frame buffer memory, it is not necessary to have two sets of frame buffer memories as in the conventional case. However, a limited range of windows can be displayed using double buffering. This reduces the memory required for double buffering, and also has the effect that drawing on the display screen can be done in an instant due to the effect of double buffering.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例による図形表示装置のブロッ
ク図、第2図は本実施例におけるフレームバッファメモ
リの構成を示す図、第3図は従来のダブルバッファ方式
による図形表示装置のブロック図、第4図は従来方式に
よる256色同時表示時のダブルバッファのためのフレ
ームバッファ構成を示す図、第5図は従来方式により8
プレーンを4プレーン×2に分割したときのフレームバ
ッファの構成図である。 主要部分の符号の説明 3・・・・・・フレームバッファメモリ3A、3B・・
・・・・メモリエリア A、B・・・・・・ウィンドウ
FIG. 1 is a block diagram of a graphic display device according to an embodiment of the present invention, FIG. 2 is a diagram showing the configuration of a frame buffer memory in this embodiment, and FIG. 3 is a block diagram of a conventional double-buffer type graphic display device. Figure 4 shows the frame buffer configuration for double buffering when displaying 256 colors simultaneously using the conventional method, and Figure 5 shows the frame buffer configuration for double buffering when displaying 256 colors simultaneously using the conventional method.
FIG. 4 is a configuration diagram of a frame buffer when a plane is divided into 4 planes×2. Explanation of symbols of main parts 3...Frame buffer memory 3A, 3B...
...Memory areas A, B...Window

Claims (1)

【特許請求の範囲】[Claims] (1)表示画上に表示する画面イメージを記憶するメモ
リと、前記メモリに図形を描画するディスプレイプロセ
ッサと、前記表示画面に対応する前記メモリ上の表示エ
リアと前記表示エリア以外のエリアとにウィンドウをそ
れぞれ設定するウィンドウディスプレイテーブルとを有
し、このテーブルの指示に応じて前記表示面上に図形を
表示することを特徴とする図形表示装置。
(1) A memory that stores a screen image to be displayed on a display screen, a display processor that draws figures in the memory, and a window that stores a display area on the memory corresponding to the display screen and an area other than the display area. 1. A graphic display device comprising: a window display table for setting each window display table, and displays a graphic on the display surface according to instructions from the table.
JP4229189A 1989-02-22 1989-02-22 Graphic display device Pending JPH02220184A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4229189A JPH02220184A (en) 1989-02-22 1989-02-22 Graphic display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4229189A JPH02220184A (en) 1989-02-22 1989-02-22 Graphic display device

Publications (1)

Publication Number Publication Date
JPH02220184A true JPH02220184A (en) 1990-09-03

Family

ID=12631939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4229189A Pending JPH02220184A (en) 1989-02-22 1989-02-22 Graphic display device

Country Status (1)

Country Link
JP (1) JPH02220184A (en)

Similar Documents

Publication Publication Date Title
US4914729A (en) Method of filling polygonal region in video display system
JPS6025794B2 (en) color graphic display device
JPH09245179A (en) Computer graphics equipment
EP0647931B1 (en) High speed method and apparatus for generating animation by means of a three-region frame buffer and associated region pointers
JPH04174497A (en) Display controlling device
JPH02220184A (en) Graphic display device
US5920302A (en) Display scrolling circuit
JPH0782315B2 (en) Image processing device
JP3302908B2 (en) Drawing display control device and drawing display device provided with the drawing display control device
JP2787887B2 (en) Color image display
JP3514763B6 (en) Scroll screen display circuit
JPH0497390A (en) Displaying device
JPS6362750B2 (en)
JP2709474B2 (en) Character / pattern information display
JPH0725828Y2 (en) Liquid crystal display information processing device
JPH0879625A (en) Digital image division display system
JPH05290176A (en) Color image processing method
JPH0330074A (en) Display screen synthesizing device
JPH035755B2 (en)
JPH06301374A (en) Image forming device
JPH06266331A (en) Multiple moving image display device
JPS5975285A (en) Display screen split control system
JPH06308926A (en) Simple blinking method in a device that displays graphic data on the screen
JPH0415689A (en) Image display circuit
JPS62145280A (en) Display modification control system for bit map display