JPH02220184A - 図形表示装置 - Google Patents
図形表示装置Info
- Publication number
- JPH02220184A JPH02220184A JP4229189A JP4229189A JPH02220184A JP H02220184 A JPH02220184 A JP H02220184A JP 4229189 A JP4229189 A JP 4229189A JP 4229189 A JP4229189 A JP 4229189A JP H02220184 A JPH02220184 A JP H02220184A
- Authority
- JP
- Japan
- Prior art keywords
- display
- window
- frame buffer
- memory
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 46
- 239000000872 buffer Substances 0.000 abstract description 46
- 239000007853 buffer solution Substances 0.000 abstract 1
- 230000003139 buffering effect Effects 0.000 description 8
- 239000003086 colorant Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
遺丘且１
本発明は図形表示装置に関し、特にウィンドウ表示時に
おけるダブルバッファ方式による図形表示装置に関する
。
おけるダブルバッファ方式による図形表示装置に関する
。
漿米玖亘
従来のダブルバッファ方式による図形表示装置は、第３
図に示すように、ｃｐｔｒｔと、メインメモリ２と、二
個のフレームバッファメモリ３および４と、フレームバ
ッファメモリ３および４への図形の書込みを制御するデ
ィスプレイプロセッサ５と、フレームバッファメモリ３
および４の出力を切換えるセレクタ６と、セレクタ６か
らのディジタル信号をアナログ信号に変換するＤ／Ａコ
ンバータ７と、ＣＲＴ等の表示手段８とから構成されて
いる。
図に示すように、ｃｐｔｒｔと、メインメモリ２と、二
個のフレームバッファメモリ３および４と、フレームバ
ッファメモリ３および４への図形の書込みを制御するデ
ィスプレイプロセッサ５と、フレームバッファメモリ３
および４の出力を切換えるセレクタ６と、セレクタ６か
らのディジタル信号をアナログ信号に変換するＤ／Ａコ
ンバータ７と、ＣＲＴ等の表示手段８とから構成されて
いる。
この図形表示装置においては、一方のフレームバッファ
メモリ（例えば、３）が表示面上に表示されている間に
、ディスプレイプロセッサ５によって、他方の７レーム
バツフアメモリ（例えば、４）に新しく描画される。す
なわち、一方のフレームバッファメモリが表示されてい
る間に、他方の７レームバツフアメモリに描画しておき
、必要に応じ二組のフレームバッファメモリをセレクタ
６で切換えて表示手段８に表示する。
メモリ（例えば、３）が表示面上に表示されている間に
、ディスプレイプロセッサ５によって、他方の７レーム
バツフアメモリ（例えば、４）に新しく描画される。す
なわち、一方のフレームバッファメモリが表示されてい
る間に、他方の７レームバツフアメモリに描画しておき
、必要に応じ二組のフレームバッファメモリをセレクタ
６で切換えて表示手段８に表示する。
このように、従来の図形表示装置においては、フレーム
バファメモリ二組有する必要がある。２５６表示色でダ
ブルバッファ方式により表示する場合、第４図に示すよ
うに、８プレーンのフレームバッファメモリを二組（３
および４）有する必要がある。
バファメモリ二組有する必要がある。２５６表示色でダ
ブルバッファ方式により表示する場合、第４図に示すよ
うに、８プレーンのフレームバッファメモリを二組（３
および４）有する必要がある。
また、第５図に示すように、限られたプレーンでダブル
バッファ方式により表示しようとすると、例えば８プレ
ーンのフレームバッファメモリを一組だけ有する場合、
通常のシングルバッファ時の同時表示色が２５６色であ
るのに対し、ダブルバッファ時では同時表示色が１６色
と表示できる色の数が激減してしまう。
バッファ方式により表示しようとすると、例えば８プレ
ーンのフレームバッファメモリを一組だけ有する場合、
通常のシングルバッファ時の同時表示色が２５６色であ
るのに対し、ダブルバッファ時では同時表示色が１６色
と表示できる色の数が激減してしまう。
ウィンドウ表示方式で表示される場合、ある−部のウィ
ンドウだけをダブルバッファ方式により表示する場合（
例えば、第４図において、フレームバッファメモリ３上
のウィンドウＡと、フレームバッファメモリ４上のウィ
ンドウＢ）とにおいては、ダブルバッファの対象となる
ウィンドウ以外の描画データも、他方のフレームバッフ
ァメモリに描画しておかなくてはならない、すなわち、
ダブルバッファの対象となるウィンドウのまわりには、
二組のバッファメモリに全く同じデータが書込まれてい
ることになる。
ンドウだけをダブルバッファ方式により表示する場合（
例えば、第４図において、フレームバッファメモリ３上
のウィンドウＡと、フレームバッファメモリ４上のウィ
ンドウＢ）とにおいては、ダブルバッファの対象となる
ウィンドウ以外の描画データも、他方のフレームバッフ
ァメモリに描画しておかなくてはならない、すなわち、
ダブルバッファの対象となるウィンドウのまわりには、
二組のバッファメモリに全く同じデータが書込まれてい
ることになる。
九匪ム亘預
したがって、本発明の目的は、ダブルバッファ方式によ
るウィンドウ表示を少ないバッファメモリで行えるよう
にした図形表示装置を提供することである。
るウィンドウ表示を少ないバッファメモリで行えるよう
にした図形表示装置を提供することである。
及涯ＬＩＬ處
本発明によれば、表示画面上に表示する画面イメージを
記憶するメモリと、前記メモリに図形を描画するディス
プレイプロセッサと、前記メモリに図形を描画するディ
スプレイプロセッサ記表示面に対応する前記メモリ上の
表示エリアと前記表示エリア以外のエリアとにウィンド
ウをそれぞれ設定するウィンドウディスプレイテーブル
とを有し、このテーブルの指示に応じて前記表示画面上
に図形を表示することを特徴とする図形表示装置が得ら
れる。
記憶するメモリと、前記メモリに図形を描画するディス
プレイプロセッサと、前記メモリに図形を描画するディ
スプレイプロセッサ記表示面に対応する前記メモリ上の
表示エリアと前記表示エリア以外のエリアとにウィンド
ウをそれぞれ設定するウィンドウディスプレイテーブル
とを有し、このテーブルの指示に応じて前記表示画面上
に図形を表示することを特徴とする図形表示装置が得ら
れる。
１１週
次に、本発明の一実施例を示した図面を参照して、本発
明をより詳細に説明する。
明をより詳細に説明する。
第１図は本発明の実施例のブロック図であり、第３図と
同等部分は同一符号にて示されている。
同等部分は同一符号にて示されている。
本発明の一実施例は、ＣＰＵＩと、メインメモリ２と、
２０４８ｘ １０２４バイトのフレームバッファメモリ
３と、フレームバッファメモリ３への図形の書込みを制
御するディスプレイプロセッサ５と、ウィンドウディス
プレイテーブル１０と、表示制御回路１１と、Ｄ／Ａコ
ンバータ７と、表示手段８とから構成されている。
２０４８ｘ １０２４バイトのフレームバッファメモリ
３と、フレームバッファメモリ３への図形の書込みを制
御するディスプレイプロセッサ５と、ウィンドウディス
プレイテーブル１０と、表示制御回路１１と、Ｄ／Ａコ
ンバータ７と、表示手段８とから構成されている。
ウィンドウディスプレイプロセッサ１０は、ダブルバッ
ファにより表示するウィンドウを、フレームバッファメ
モリ３の表示エリア３Ａ上のウィンドウＡと、表示エリ
ア３Ａ以外のエリア３Ｂ上のウィンドウＢとを指定する
。
ファにより表示するウィンドウを、フレームバッファメ
モリ３の表示エリア３Ａ上のウィンドウＡと、表示エリ
ア３Ａ以外のエリア３Ｂ上のウィンドウＢとを指定する
。
例えば、第２図に示すように、１２８０ｘ １０２４バ
イトの構成の解像度のＣＲＴに表示する場合、通常フレ
ームバッファメモリ３用に２Ｍバイト（２０４８ｘ １
０２４バイト）のメモリを用意し、１２８０ｘ １Ｇ２
４バイトの部分を表示エリア３Ａとし、残りの部分７６
８ｘ１０２４バイトのメモリ領−域をエリア３Ｂとして
、このエリア３Ｂをダブルバッファ対象となる二つのウ
ィンドウの一方を記憶するのに使用する。
イトの構成の解像度のＣＲＴに表示する場合、通常フレ
ームバッファメモリ３用に２Ｍバイト（２０４８ｘ １
０２４バイト）のメモリを用意し、１２８０ｘ １Ｇ２
４バイトの部分を表示エリア３Ａとし、残りの部分７６
８ｘ１０２４バイトのメモリ領−域をエリア３Ｂとして
、このエリア３Ｂをダブルバッファ対象となる二つのウ
ィンドウの一方を記憶するのに使用する。
ディスプレイプロセッサ５は、ある限られた範囲のウィ
ンドウをダブルバッファ対象とする場合、ウィンドウデ
ィスプレイテーブル１０にしたがい、フレームバッファ
メモリ３のエリア３Ａ上と、エリア３Ｂ上とに図形を書
込む。
ンドウをダブルバッファ対象とする場合、ウィンドウデ
ィスプレイテーブル１０にしたがい、フレームバッファ
メモリ３のエリア３Ａ上と、エリア３Ｂ上とに図形を書
込む。
表示制御回路１１は、ウィンドウディスプレイテーブル
１０にしたがい、フレームバッファメモリ３をダブルバ
ッファされたウィンドウのエリア３Ａおよび３Ｂのどち
らか一方を読出してＣＲＴに表示する。
１０にしたがい、フレームバッファメモリ３をダブルバ
ッファされたウィンドウのエリア３Ａおよび３Ｂのどち
らか一方を読出してＣＲＴに表示する。
１吸曵皇逮
以上説明したように、本発明によれば、フレームバッフ
ァメモリの表示エリアとフレームバッファメモリの余っ
た部分とを利用することによって、従来のようにフレー
ムバッファメモリを二組持たなくても、限られた範囲の
ウィンドウについては、ダブルバッファによる表示がで
きる。これは、ダプルバッファ時のメモリの削減となり
、またダブルバッファという効果により見かけ上表示面
上に描画するのが一瞬の内に行なえるという効果がある
。
ァメモリの表示エリアとフレームバッファメモリの余っ
た部分とを利用することによって、従来のようにフレー
ムバッファメモリを二組持たなくても、限られた範囲の
ウィンドウについては、ダブルバッファによる表示がで
きる。これは、ダプルバッファ時のメモリの削減となり
、またダブルバッファという効果により見かけ上表示面
上に描画するのが一瞬の内に行なえるという効果がある
。
第１図は本発明の一実施例による図形表示装置のブロッ
ク図、第２図は本実施例におけるフレームバッファメモ
リの構成を示す図、第３図は従来のダブルバッファ方式
による図形表示装置のブロック図、第４図は従来方式に
よる２５６色同時表示時のダブルバッファのためのフレ
ームバッファ構成を示す図、第５図は従来方式により８
プレーンを４プレーン×２に分割したときのフレームバ
ッファの構成図である。 主要部分の符号の説明 ３・・・・・・フレームバッファメモリ３Ａ、３Ｂ・・
・・・・メモリエリア Ａ、Ｂ・・・・・・ウィンドウ
ク図、第２図は本実施例におけるフレームバッファメモ
リの構成を示す図、第３図は従来のダブルバッファ方式
による図形表示装置のブロック図、第４図は従来方式に
よる２５６色同時表示時のダブルバッファのためのフレ
ームバッファ構成を示す図、第５図は従来方式により８
プレーンを４プレーン×２に分割したときのフレームバ
ッファの構成図である。 主要部分の符号の説明 ３・・・・・・フレームバッファメモリ３Ａ、３Ｂ・・
・・・・メモリエリア Ａ、Ｂ・・・・・・ウィンドウ
Claims (1)
- （１）表示画上に表示する画面イメージを記憶するメモ
リと、前記メモリに図形を描画するディスプレイプロセ
ッサと、前記表示画面に対応する前記メモリ上の表示エ
リアと前記表示エリア以外のエリアとにウィンドウをそ
れぞれ設定するウィンドウディスプレイテーブルとを有
し、このテーブルの指示に応じて前記表示面上に図形を
表示することを特徴とする図形表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4229189A JPH02220184A (ja) | 1989-02-22 | 1989-02-22 | 図形表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4229189A JPH02220184A (ja) | 1989-02-22 | 1989-02-22 | 図形表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02220184A true JPH02220184A (ja) | 1990-09-03 |
Family
ID=12631939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4229189A Pending JPH02220184A (ja) | 1989-02-22 | 1989-02-22 | 図形表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02220184A (ja) |
-
1989
- 1989-02-22 JP JP4229189A patent/JPH02220184A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4914729A (en) | Method of filling polygonal region in video display system | |
| JPH09245179A (ja) | コンピュータグラフィックス装置 | |
| EP0647931B1 (en) | High speed method and apparatus for generating animation by means of a three-region frame buffer and associated region pointers | |
| JPH04174497A (ja) | 表示制御装置 | |
| JPH02220184A (ja) | 図形表示装置 | |
| US5920302A (en) | Display scrolling circuit | |
| JPH0782315B2 (ja) | 画像処理装置 | |
| JP3302908B2 (ja) | 描画表示制御装置及び該描画表示制御装置を備えた描画表示装置 | |
| JP2787887B2 (ja) | カラー画像表示装置 | |
| JP3514763B6 (ja) | スクロール画面表示回路 | |
| JPH0497390A (ja) | 表示装置 | |
| JPS6362750B2 (ja) | ||
| JP2709474B2 (ja) | 文字・パターン情報表示装置 | |
| JPH0725828Y2 (ja) | 液晶表示情報処理装置 | |
| JPH0879625A (ja) | ディジタル画像分割表示システム | |
| JPH0330074A (ja) | 表示画面合成装置 | |
| JPH035755B2 (ja) | ||
| JPH06301374A (ja) | 画像作成装置 | |
| JPH06266331A (ja) | 複数動画像表示装置 | |
| JPS5975285A (ja) | 表示画面分割制御方式 | |
| JPH06308926A (ja) | 図形データを画面に表示する装置における簡易点滅方式 | |
| JPH0415689A (ja) | 画像表示回路 | |
| JPH02230192A (ja) | グラフィックデータ表示装置 | |
| JPS62299891A (ja) | デイスプレイ装置 | |
| JPS60173587A (ja) | デ−タ処理装置 |