JPH02222188A - 抵抗体内蔵の回路基板及びその製造方法 - Google Patents

抵抗体内蔵の回路基板及びその製造方法

Info

Publication number
JPH02222188A
JPH02222188A JP4263489A JP4263489A JPH02222188A JP H02222188 A JPH02222188 A JP H02222188A JP 4263489 A JP4263489 A JP 4263489A JP 4263489 A JP4263489 A JP 4263489A JP H02222188 A JPH02222188 A JP H02222188A
Authority
JP
Japan
Prior art keywords
circuit board
material layer
titanium oxide
etching
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4263489A
Other languages
English (en)
Inventor
Osamu Hanajima
花島 修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP4263489A priority Critical patent/JPH02222188A/ja
Publication of JPH02222188A publication Critical patent/JPH02222188A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、抵抗体を内蔵した回路基板及びその°製造方
法に関する。
〈従来の技術〉 従来の抵抗体内蔵回路基板は、標準として厚さ70μm
又は35μm、18μmの電解銅箔を高導電材料層に用
い、この片面にウェットめっき法でニッケル合金等の抵
抗材料層を形成し、抵抗材料層側を対向させて絶縁支持
体上に設けたものである。
この回路基板材料から抵抗体内蔵回路を形成するには、
フォトレジスト法が用いられるが、はじめに抵抗パター
ン及び導体パターンの組合せパターンをフォトレジスト
で被覆した状態でそのパターン以外の部分の高導電材料
層とその直下の抵抗材料層を腐蝕除去し、次に導体パタ
ーンのみを被覆した状態で抵抗パターン上の高導電材料
層の部分を腐蝕除去して所望の抵抗体内蔵回路が形成さ
れる。
第1図に抵抗体内蔵回路の作製工程を示す。第1図・(
A)は、回路形成前の回路基板材料であるが、その構成
は上の層から順番に、高導電材料層1、抵抗材料層2、
絶縁支持体3からなっている。
第1図・(B)は、上記回路基板材料表面に所定のフォ
トレジスl−nx4を設けた図であり、その後エツチン
グにより、高導電材料N1を選択除去したものが、第1
図・(C)に示す状態である。
その後、フォトレジスト膜4を介したまま、抵抗材料層
2を選択除去しく第1図・(D))、フォトレジスト膜
4を剥離した状態が第1図・(E)であり、この時に基
本回路パターンが形成される。
そして、再び高導電材料層1の上にフォトレジスト膜5
を設け(第1図・(F))、第1図・(G)のように高
導電材料層1を選択除去する。その後フォトレジスト膜
5を剥離して第1図・(11)に示すような高導電部分
6、抵抗部分7、絶縁部分8の絶縁支持体3上への作成
が終了する。
以上のように、この工程上において、高導電+4料層は
、少なくとも2回のエツチング工程を経なければならず
、特に2回目のエツチング工程は高導電材料層直下の抵
抗材料層を腐蝕さゼることなく行わなければならない。
換言すれば、この工程に使用されるエツチング液は、高
導電材料層と抵、杭材料層に対して選択性を有するもの
でなくてはならない。
ところが、実際に利用できる高導電材料層用腐蝕性の選
択性はそれほど厳密でなく、そのため高導電材料層のエ
ンチングの際にその下から露出してくる抵抗材料層をも
部分的に腐蝕してその抵抗値を高めてしまい、所望の抵
抗値から隔たることになる。
例えば、高導電材料として銅を用い、抵抗材料としてニ
ッケル又はニッケル合金を用いる場合、銅箔用のエツチ
ング液として最も普及している塩化第2鉄、過硫酸アン
モニウム及び塩化第2銅等の水溶液は、上記の選択性の
点でこの種の抵抗体内蔵回路基板の製造には使用不可能
であって、特にりロム−硫酸混合液及びアンモニア水系
のエツチング液が使用されていた。それでもなお、工・
ノチングの選択性は満足すべきものではなく、そのため
、銅箔のエツチング後は露出した抵抗材料層ができうる
限すエソチング液に触れないよう注意が必要であった。
〈発明が解決しようとする課題〉 本発明は、従来問題になっていた高導電材料層と抵抗材
料層の専用のエツチング液によるエツチング選択性の不
充分さを抵抗材料の’rA質の変更から解決しようとす
るものである。
〈課題を解決するための手段〉 即ち、本発明は、抵抗材料層の材質に酸化チタンを用い
たものであり、この材料によって、高導電材料層と抵抗
材料層の専用のエツチング液によるエツチング選択性の
不充分さを満足させようとするものである。
く作用〉 当該技術分野における抵抗体材料は、炭素系、酸化金属
物系、金属系及びこれらの混合体などからなっている。
ただし、ニッケル系合金、クロム系合金、コバルト系合
金などは酸系、特に塩酸系のエツチング液に溶解する。
これに対して、タンタル、ニオブ、チタン等の金属は、
比較的酸系のエツチング液に耐蝕性があり、塩酸系のエ
ツチング液にも耐蝕性がある。これらは、本発明の中の
エンチングの選択性について有効であるが、クンタル、
ニオブについては値段が高価であるため、チタンがエツ
チング工程においてもコストにおいても適している。た
だし、純チタンだけでは電気伝導性が良く数十人の厚み
でなければ抵抗体として使用できないため厚みの制御が
難しく、純チタンに酸素を反応させて酸化チタンとし、
電気抵抗を大きくしたため、数千人〜数μmの厚みでも
抵抗体として用いることができるようになった。
抵抗材料層に用いる酸化チタン層は、2回の高導電材料
層のエツチングで用いる酸系のエンチング液に殆ど溶解
しない。かつ、酸化チタンは特定のアルカリ系のエツチ
ング液にしか溶解しない。
例えば、高導電材料層に銅を用いた場合、このエツチン
グは回路作製の工程上2回行うわけだが、この時用いる
エツチング液として代表的なものに塩化第2鉄、塩化第
2銅が挙げられるが、酸化チタンはこのどちらの液にも
溶解しない。抵抗利料層である酸化チタン層のエツチン
グ液はアルカリ系の液を用いるため、高導電材料層の銅
をエツチングすることなく酸化チタン層をエツチングで
きる。
また、この抵抗材料層の作成は、物理蒸着法によるもの
で、方式上しては真空茄着、スパッタリング、イオンプ
レーティングなどが挙げられる。
酸化チタンの単位体積当りの抵抗率は中に含む酸素の量
で変更できるが、均一な膜、再現性のある膜作成を行う
には、チタンと酸素の比率を一定にした方が抵抗体の単
位面積当りの抵抗値を厚めだけで制御することができる
ため作成は容易になる。
〈実施例〉 35μm厚の電解銅箔(日本鉱業社製)を18cmX1
8cmの大きさに裁断したのち、真空漕内の基板固定用
治具に取りつけて真空漕内を油回転ポンプ及び拡散ポン
プにより減圧し、真空圧5 X 10−’以下の状態で
イオンプレーティングにより前記箔に茎着を行った。蒸
着材料は、純度99.9%酸化チタン(Ti(h)、加
熱方式は電子銃、基板間バイアス2OOV、イオン化電
圧25νで約20分行った。
作成した酸化チタン膜の厚みは約1μmで、単位面積当
りの抵抗値が約50Ωである。この薄膜を厚さ1.6m
mのエポキシ系樹脂の絶縁基板に酸化チタン層が中心に
くるように接着し、回路基板用の材料を作成した。
その後、第1図に示す様な工程で目的とする回路基板を
作製した。また、第1図の工程に沿って目的とする回路
基板を作製していくわけだが、第1図・(B)の工程で
エツチング液は塩化第2鉄液を用い、スプレ一方式で行
い、エツチング温度は40℃、エツチング時間は約2分
であった。この時使用したフォトレジストはドライフィ
ルム (デュポン社製)である。
第1図・(C)の工程でエツチング液は、20%水酸化
ナトリウム (N a OH) に界面活性剤を添加し
た液(和光金属■製 商品名 ホスコー) S R)を
用いた。エツチングはディッピング方式で行い、エツチ
ング温度80〜90℃、エンチング時間は約3分であっ
た。
第1図・(F)で使用したフォトレジストは一回目のバ
ターニングで用いたドライフィルムと同様である。また
、この工程で用いたエツチング液は塩化第2鉄液で、ス
プレ一方式で行い、エツチング温度は40℃、エンチン
グ時間は約2分であった。
〈発明の効果〉 以上のように、本発明の抵抗体内蔵の回路基板は、抵抗
体の材料に酸化チタンを用いることによって従来の抵抗
体材料では困難であった高導電材料層と抵抗材料層のエ
ツチング選択性を満足させるものであり、これによって
抵抗体内蔵回路作製の課題である、作製中での初期設定
抵抗値の変化を極力押さえることが可能となった。
【図面の簡単な説明】
第1図・(A)〜(H)は、抵抗体内蔵回路基板の作製
方法を工程順に示した説明図である。 1、高導電材料層、 2.抵抗材料層 3、絶縁支持体   4.5.フォトレジスト膜6゜高
導電部分   7.抵抗部分 8、絶縁部分

Claims (1)

  1. 【特許請求の範囲】 1)絶縁支持体の少なくとも片面に、酸化チタンを材料
    とするパターン状の抵抗層、及び当該抵抗層上にパター
    ン状の金属の高導電体層を形成してなる抵抗体内蔵の回
    路基板。 2)1×10^−^4torr以下の真空下で、金属箔
    を基板とし、その基板温度を20℃〜200℃に保ち、
    抵抗体となる酸化チタン膜を該金属銅に真空蒸着、スパ
    ッタリング、イオンプレーティングなどにより厚さ0.
    1μm〜3.0μm被覆し、絶縁支持体に酸化チタン膜
    を対向させて接合することによって回路基板材料を作製
    し、その後フォトレジスト法により所定のパターン露光
    、現像、エッチングなどの操作を経て抵抗体内蔵の回路
    基板を作製する請求項1記載の回路基板の製造方法。
JP4263489A 1989-02-22 1989-02-22 抵抗体内蔵の回路基板及びその製造方法 Pending JPH02222188A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4263489A JPH02222188A (ja) 1989-02-22 1989-02-22 抵抗体内蔵の回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4263489A JPH02222188A (ja) 1989-02-22 1989-02-22 抵抗体内蔵の回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH02222188A true JPH02222188A (ja) 1990-09-04

Family

ID=12641446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4263489A Pending JPH02222188A (ja) 1989-02-22 1989-02-22 抵抗体内蔵の回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH02222188A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067138A (ja) * 2005-08-31 2007-03-15 Eito Kogyo:Kk 高周波用抵抗付き基板の製造方法および基板
CN111246663A (zh) * 2018-11-28 2020-06-05 庆鼎精密电子(淮安)有限公司 内埋电阻结构及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067138A (ja) * 2005-08-31 2007-03-15 Eito Kogyo:Kk 高周波用抵抗付き基板の製造方法および基板
CN111246663A (zh) * 2018-11-28 2020-06-05 庆鼎精密电子(淮安)有限公司 内埋电阻结构及其制作方法

Similar Documents

Publication Publication Date Title
US4109297A (en) Conduction system for thin film and hybrid integrated circuits
CA1060586A (en) Printed circuit board plating process
JP2005158887A (ja) 回路基板及びその製造方法
US4396900A (en) Thin film microstrip circuits
US3839110A (en) Chemical etchant for palladium
US3529350A (en) Thin film resistor-conductor system employing beta-tungsten resistor films
US4025404A (en) Ohmic contacts to thin film circuits
JPH02222188A (ja) 抵抗体内蔵の回路基板及びその製造方法
US3398032A (en) Method of making cermet resistors by etching
JP2570857B2 (ja) 半導体装置の製造方法
JPH0245996A (ja) 混成集積回路の製造方法
JPS6350879B2 (ja)
JP3052620B2 (ja) 回路パターンの形成方法
JP2000353932A (ja) 電子部品及びその製造方法
JPS61127874A (ja) 微細金形状形成方法
JP2000353931A (ja) 電子部品及びその製造方法
JPH0239044B2 (ja)
JP3047183B2 (ja) 液晶装置の製造方法
JPS6317348B2 (ja)
JP2000299514A (ja) 電子部品及びその製造方法
JPH0783172B2 (ja) 配線基板
JP2712601B2 (ja) 抵抗体内蔵の回路基板の製造方法
JPH0537104A (ja) 金属被覆ポリイミド基板
JPS6261334A (ja) パタ−ンの形成方法
JPS63891B2 (ja)