JPS6317348B2 - - Google Patents
Info
- Publication number
- JPS6317348B2 JPS6317348B2 JP56185330A JP18533081A JPS6317348B2 JP S6317348 B2 JPS6317348 B2 JP S6317348B2 JP 56185330 A JP56185330 A JP 56185330A JP 18533081 A JP18533081 A JP 18533081A JP S6317348 B2 JPS6317348 B2 JP S6317348B2
- Authority
- JP
- Japan
- Prior art keywords
- gold
- thin film
- resist
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0268—Manufacture or treatment of devices comprising copper oxide
- H10N60/0744—Manufacture or deposition of electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
本発明は、酸化物超伝導体BaPb1-xBixO3を用
いた薄膜回路の金電極の形成方法に関するもので
ある。
いた薄膜回路の金電極の形成方法に関するもので
ある。
低キヤリア濃度でしかも酸化物である超伝導体
BaPb1-xBixO3を用いた薄膜回路の電極材料とし
ては、金が最も良く用いられている。
BaPb1-xBixO3を用いた薄膜回路の電極材料とし
ては、金が最も良く用いられている。
第１図に、従来用いられているこの種の電極の
形成方法を示す。即ち、基板１の上にBaPb1-x
BixO3（0.05≦ｘ≦0.3）からなる超伝導薄膜２を
形成し（第１図ａ）、その上にポジ形レジスト３
を塗布する。次に、所望の回路パターンを描いた
マスク４を介して光５により露光する（第１図
ｂ）。その後、この基板を現像液に浸し、レジス
ト３の不要部、即ち、露光部を除去する（第１図
ｃ）。次いで、この基板の上に金６を蒸着した後
（第１図ｄ）、アセトンによつて残つたレジスト３
を除去すると同時に、当該レジスト３の上に位置
する金６をもいわゆるリフトオフにより除去する
ことにより、所望のパターンを有する金電極が形
成できる（第１図ｅ）。
形成方法を示す。即ち、基板１の上にBaPb1-x
BixO3（0.05≦ｘ≦0.3）からなる超伝導薄膜２を
形成し（第１図ａ）、その上にポジ形レジスト３
を塗布する。次に、所望の回路パターンを描いた
マスク４を介して光５により露光する（第１図
ｂ）。その後、この基板を現像液に浸し、レジス
ト３の不要部、即ち、露光部を除去する（第１図
ｃ）。次いで、この基板の上に金６を蒸着した後
（第１図ｄ）、アセトンによつて残つたレジスト３
を除去すると同時に、当該レジスト３の上に位置
する金６をもいわゆるリフトオフにより除去する
ことにより、所望のパターンを有する金電極が形
成できる（第１図ｅ）。
しかしながら、このような方法による場合、ポ
ジ形レジスト３は一般に基板温度が120〜140℃以
上になると硬化してしまうことから、金６の蒸着
に際し、基板温度を高温にすることができない。
このため、超伝導薄膜２と金６からなる電極との
間で十分に強い接着力を得ることができず、室温
と極低温間の温度サイクルに対する耐性および接
触抵抗等において欠点を有していた。
ジ形レジスト３は一般に基板温度が120〜140℃以
上になると硬化してしまうことから、金６の蒸着
に際し、基板温度を高温にすることができない。
このため、超伝導薄膜２と金６からなる電極との
間で十分に強い接着力を得ることができず、室温
と極低温間の温度サイクルに対する耐性および接
触抵抗等において欠点を有していた。
本発明は、以上のような状況に鑑みてなされた
ものであり、その目的は、酸化物超伝導体
BaPb1-xBixO3薄膜上に、当該薄膜の超伝導性を
損うことなく、所望のパターンを有する金電極を
強固に密着形成することが可能な酸化物超伝導体
回路の電極形成方法を提供することにある。
ものであり、その目的は、酸化物超伝導体
BaPb1-xBixO3薄膜上に、当該薄膜の超伝導性を
損うことなく、所望のパターンを有する金電極を
強固に密着形成することが可能な酸化物超伝導体
回路の電極形成方法を提供することにある。
このような目的を達成するために、本発明は、
BaPb1-xBixO3薄膜上に高温で金を蒸着し、その
上に所望の電極パターンを有するレジスト膜を形
成した後、このレジスト膜をマスクとしかつKI
とI2との混合水溶液をエツチヤントとして前記金
蒸着膜をエツチングするものである。
BaPb1-xBixO3薄膜上に高温で金を蒸着し、その
上に所望の電極パターンを有するレジスト膜を形
成した後、このレジスト膜をマスクとしかつKI
とI2との混合水溶液をエツチヤントとして前記金
蒸着膜をエツチングするものである。
即ち、前述したように密着度の高い、接触抵抗
の低い良質な電極膜を得るためには金蒸着時に基
板の温度を十分に上げる必要があるが、その際レ
ジスト膜があると硬化してしまい望ましくない。
本発明は、金を蒸着した後でレジストパターンを
形成し、これをエツチングマスクとして前記金蒸
着膜をエツチングによりパターニングして所望の
電極を形成する方法をとることにより、この不都
合を回避したものである。この場合、エツチヤン
トはBaPb1-xBixO3薄膜の超伝導特性に悪影響を
与えないものでなければならないが、KIとI2との
混合水溶液がこの要求を満たすことが確認され
た。即ち、上記BaPb1-xBixO3からなる酸化物薄
膜をKIとI2との混合水溶液に浸し、酸化物薄膜の
転移温度Tcと臨界電流Icとを経時的に測定した
結果、±１％以下の実験誤差で、これらの値の低
下は全く見られなかつた。この様子を第２図に示
す。同図において、転移温度Tc（〇印）および臨
界電流Ic（×印）の値は、共に前記KIとI2との混
合水溶液からなるエツチヤントに浸す前の値で規
格化してある。
の低い良質な電極膜を得るためには金蒸着時に基
板の温度を十分に上げる必要があるが、その際レ
ジスト膜があると硬化してしまい望ましくない。
本発明は、金を蒸着した後でレジストパターンを
形成し、これをエツチングマスクとして前記金蒸
着膜をエツチングによりパターニングして所望の
電極を形成する方法をとることにより、この不都
合を回避したものである。この場合、エツチヤン
トはBaPb1-xBixO3薄膜の超伝導特性に悪影響を
与えないものでなければならないが、KIとI2との
混合水溶液がこの要求を満たすことが確認され
た。即ち、上記BaPb1-xBixO3からなる酸化物薄
膜をKIとI2との混合水溶液に浸し、酸化物薄膜の
転移温度Tcと臨界電流Icとを経時的に測定した
結果、±１％以下の実験誤差で、これらの値の低
下は全く見られなかつた。この様子を第２図に示
す。同図において、転移温度Tc（〇印）および臨
界電流Ic（×印）の値は、共に前記KIとI2との混
合水溶液からなるエツチヤントに浸す前の値で規
格化してある。
金蒸着時に基板温度を高めた結果、従来のリフ
トオフ法を用いた場合に比較して接触抵抗が１桁
小さく、かつ温度サイクルに対しても安定な良質
の電極膜を得ることができた。以下、実施例を用
いて本発明を詳細に説明する。
トオフ法を用いた場合に比較して接触抵抗が１桁
小さく、かつ温度サイクルに対しても安定な良質
の電極膜を得ることができた。以下、実施例を用
いて本発明を詳細に説明する。
第３図は、本発明の一実施例を示す各工程中に
おける基板の断面図である。先ず、基板１の上に
BaPb0.75Bi0.25O3からなる厚さ4000Åの超伝導薄
膜２を形成する（第３図ａ）。次に、この基板を
200℃に加熱した状態で、上記超伝導薄膜２の上
に金６を蒸着する。次いでその上にポジ形レジス
ト３を塗布し、所望の電極パターンを有するマス
ク４を介して光５により露光した後（第３図ｂ）、
現像して露光部のレジスト３を除去する（第３図
ｃ）。このようにレジスト３により電極パターン
を形成した後、この基板を、H2O，KI，I2を
100：20：10：の重量比で混合した混合溶液から
なるエツチントに10秒間浸してエツチングを行な
い、前記レジスト３から露光した金６を除去する
（第３図ｄ）。次いで、残つたレジスト３をアセト
ンで除去することにより、前記超伝導薄膜２の上
に所望のパターンを有する金６からなる電極が形
成できた。
おける基板の断面図である。先ず、基板１の上に
BaPb0.75Bi0.25O3からなる厚さ4000Åの超伝導薄
膜２を形成する（第３図ａ）。次に、この基板を
200℃に加熱した状態で、上記超伝導薄膜２の上
に金６を蒸着する。次いでその上にポジ形レジス
ト３を塗布し、所望の電極パターンを有するマス
ク４を介して光５により露光した後（第３図ｂ）、
現像して露光部のレジスト３を除去する（第３図
ｃ）。このようにレジスト３により電極パターン
を形成した後、この基板を、H2O，KI，I2を
100：20：10：の重量比で混合した混合溶液から
なるエツチントに10秒間浸してエツチングを行な
い、前記レジスト３から露光した金６を除去する
（第３図ｄ）。次いで、残つたレジスト３をアセト
ンで除去することにより、前記超伝導薄膜２の上
に所望のパターンを有する金６からなる電極が形
成できた。
このようにして電極を形成した酸化物超伝導体
回路は、前述したように電極と超伝導薄膜２との
接着強度が大きく、温度サイクルに対して安定
で、かつ超電導特性も良好であつた。
回路は、前述したように電極と超伝導薄膜２との
接着強度が大きく、温度サイクルに対して安定
で、かつ超電導特性も良好であつた。
なお、上述した実施例ではレジスト３を光５に
より露光した場合についてのみ説明したが、光の
代りに電子線、Ｘ線等を用いても良いことは勿論
である。
より露光した場合についてのみ説明したが、光の
代りに電子線、Ｘ線等を用いても良いことは勿論
である。
また、上述した実施例では金６の蒸着時の基板
温度を200℃とした。この値は、上述したように
良好な結果を得るために実際上十分であるが、最
終的に形成した回路をアニールして超伝導性を生
起させる際の処理温度（700℃以上）を越えない
程度でより高い温度まで加熱して行なつても、同
様に良好な結果を得ることができる。
温度を200℃とした。この値は、上述したように
良好な結果を得るために実際上十分であるが、最
終的に形成した回路をアニールして超伝導性を生
起させる際の処理温度（700℃以上）を越えない
程度でより高い温度まで加熱して行なつても、同
様に良好な結果を得ることができる。
また、上述した実施例においては、エツチヤン
トとして水100ｇに対してKI20ｇおよびI210ｇの
割合で混合したものを用いた場合について説明し
たが、KIおよびI2の混合割合はこれに限定される
ものではなく、水100ｇに対し、KIは15〜30ｇ程
度、I2は５〜20ｇ程度混合範囲においていずれも
良好な結果が得られる。なお、この場合、KIとI2
との割合はほぼ一定に、即ち、KIを多めに混合
する場合にはI2もそれに伴つて増加するようにす
る。KIおよびI2の混合割合が上記範囲よりも少な
過ぎると実用上十分なエツチング効果が得られ
ず、逆に多過ぎる場合には超伝導薄膜２の特性に
影響が生じる場合がある。
トとして水100ｇに対してKI20ｇおよびI210ｇの
割合で混合したものを用いた場合について説明し
たが、KIおよびI2の混合割合はこれに限定される
ものではなく、水100ｇに対し、KIは15〜30ｇ程
度、I2は５〜20ｇ程度混合範囲においていずれも
良好な結果が得られる。なお、この場合、KIとI2
との割合はほぼ一定に、即ち、KIを多めに混合
する場合にはI2もそれに伴つて増加するようにす
る。KIおよびI2の混合割合が上記範囲よりも少な
過ぎると実用上十分なエツチング効果が得られ
ず、逆に多過ぎる場合には超伝導薄膜２の特性に
影響が生じる場合がある。
以上説明したように、本発明によれば、酸化物
超伝導体BaPb1-xBixO3の超伝導特性を劣化させ
ることなく、金電極の接着強度を高めることがで
き、接触抵抗が小さく、温度サイクルに対しても
安定な良質の酸化物超伝導体回路を得ることがで
きる。また、リフトオフ工程を用いないために、
作業が容易になる等の種々優れた効果を有する。
超伝導体BaPb1-xBixO3の超伝導特性を劣化させ
ることなく、金電極の接着強度を高めることがで
き、接触抵抗が小さく、温度サイクルに対しても
安定な良質の酸化物超伝導体回路を得ることがで
きる。また、リフトオフ工程を用いないために、
作業が容易になる等の種々優れた効果を有する。
第１図は従来の酸化物超伝導体回路の電極形成
方法を示す基板の断面図、第２図はBaPb1-xBix
O3をKIとI2との混合水溶液に浸した場合の浸漬
時間に対する超伝導特性の変化を示すグラフ、第
３図は本発明の一実施例を示す各工程中における
基板の断面図である。 １……基板、２……超伝導薄膜、３……レジス
ト、４……マスク、５……光、６……金。
方法を示す基板の断面図、第２図はBaPb1-xBix
O3をKIとI2との混合水溶液に浸した場合の浸漬
時間に対する超伝導特性の変化を示すグラフ、第
３図は本発明の一実施例を示す各工程中における
基板の断面図である。 １……基板、２……超伝導薄膜、３……レジス
ト、４……マスク、５……光、６……金。
Claims (1)
- １ 基板上に形成したBaPb1-xBixO3からなる薄
膜パターンの上に金を高温で真空蒸着する工程
と、この金蒸着膜上に所望の電極パターンを有す
るレジスト膜を形成する工程と、このレジスト膜
をマスクとしかつKIとI2との混合水溶液をエツチ
ヤントとして前記金蒸着膜をエツチングして不要
部の当該金蒸着を除去する工程とを含むことを特
徴とする酸化物超伝導体回路の電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56185330A JPS5887884A (ja) | 1981-11-20 | 1981-11-20 | 酸化物超伝導体回路の電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56185330A JPS5887884A (ja) | 1981-11-20 | 1981-11-20 | 酸化物超伝導体回路の電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5887884A JPS5887884A (ja) | 1983-05-25 |
| JPS6317348B2 true JPS6317348B2 (ja) | 1988-04-13 |
Family
ID=16168927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56185330A Granted JPS5887884A (ja) | 1981-11-20 | 1981-11-20 | 酸化物超伝導体回路の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5887884A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60119243A (ja) * | 1983-11-24 | 1985-06-26 | 三菱レイヨン株式会社 | ジヤカ−ド機 |
| US5015620A (en) * | 1987-11-06 | 1991-05-14 | The United States Of America As Represented By The Secretary Of Commerce | High-Tc superconductor contact unit having low interface resistivity, and method of making |
| JP2805010B2 (ja) * | 1988-09-30 | 1998-09-30 | 大阪府 | 酸化物超伝導体の電極形成方法 |
| JPH02116180A (ja) * | 1988-10-26 | 1990-04-27 | Osaka Prefecture | 酸化物超伝導体の電極形成方法 |
-
1981
- 1981-11-20 JP JP56185330A patent/JPS5887884A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5887884A (ja) | 1983-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4220706A (en) | Etchant solution containing HF-HnO3 -H2 SO4 -H2 O2 | |
| US4115120A (en) | Method of forming thin film patterns by differential pre-baking of resist | |
| US3979240A (en) | Method of etching indium tin oxide | |
| US3772102A (en) | Method of transferring a desired pattern in silicon to a substrate layer | |
| US3220938A (en) | Oxide underlay for printed circuit components | |
| US4160691A (en) | Etch process for chromium | |
| JPS6317348B2 (ja) | ||
| US4081315A (en) | Cermet etch technique | |
| JP2502564B2 (ja) | レジストパタ−ンの形成方法 | |
| JPS6230624B2 (ja) | ||
| US3444015A (en) | Method of etching tantalum | |
| US3450534A (en) | Tin-lead-tin layer arrangement to improve adherence of photoresist and substrate | |
| JPH0434815B2 (ja) | ||
| JPS5847851B2 (ja) | チタン層を有する半導体素子の製造方法 | |
| JPS6261334A (ja) | パタ−ンの形成方法 | |
| JPS63254728A (ja) | レジストパタ−ンの形成方法 | |
| JPS6390832A (ja) | パタ−ン形成方法 | |
| JPS58209809A (ja) | 透明導電膜の形成方法 | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JPS5923106B2 (ja) | 半導体装置の製造方法 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPH0416009B2 (ja) | ||
| JPH0828538B2 (ja) | 超電導薄膜パタンの形成方法 | |
| JPS60154623A (ja) | 半導体装置の製造方法 |