JPH02223087A - 収録確認装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はビデオテープレコーダの記録の状態を自動的に
検出する収録確認装置に関するものである。

従来の技術 近年、放送局・ブロダクシ譜ン等でビデオテープレコー
ダ（以下ＶＴＲという）に記録する業務が増えたが、テ
ープ不良・ヘッドの目づまり等、記録の状態を人間の目
で確認しなければならず、自動的に記録状態を検出する
高精度の収録確認装置が望まれている。

以下に従来の収録確認装置について説明する。

第１０図は従来の収録確認装置の構成を示すものである
。第１０図において、４１はシリンダに記録ヘッドと再
生ヘッドを持つことにより記録と同時に再生のできるＶ
ＴＲ１４２は記録信号を遅ゝ延させるアナログ遅延素子
、４３は再生信号と、遅延した記録信号の差を出力する
オペアンプ、４４゜４６は誤差電圧を発生させる電圧発
生器、４６゜４７は、正側および負側の誤差を判定する
コンパレータ４８．４９は誤差数をカウントするカウン
タ、５０はカウンタ４８．４９の値を元に良否を判定す
るマイクロコンピュータでアル。

以上のように構成された本実施例の収録確認装置につい
て以下その動作を説明する。

まず、シリンダに記録ヘッドと再生ヘッドを具備したＶ
ＴＲ４１は、記録と同時にテープ上の信号を再生するこ
とによυ、テープのキズや、ヘッドの目づまり等を検出
することができるが、記録ヘッドと再生ヘッドは同じ位
置に取り付けることができないので、第１１図の記録信
号は第１２図のような再生信号として遅れて再生される
。そこで記録信号をアナログ遅延素子４２により遅らせ
てオペアンプ４４に上記遅延した信号と再生信号を入力
させることにより、記録信号と再生信号の差がオペアン
プ４３により出力される。オペアンプ４３の出力例を第
１３図ａに示す。次に電圧発生器４４，４５により誤差
許容電圧を発生させ、コンパレータ４６．４７により許
容誤差範囲を越′えるものは、エラーとして判定する。

このエラー情報をカウンタ４８．４９でカウントする。

第１３図す、ｃにカウントの状態を示す。

カウンタ４ｇ　、４９のカウント値をマイクロコンピュ
ータ６０で一定周期ごとに受は取り良否を判定する。

発明が解決しようとする課題 しかしながら前記の従来の構成では、ＶＴＲ４１のシリ
ンダはジッタ成分を持っているので、記録信号と再生信
号の遅延量は一定とならず、高精度の比較は困難である
という欠点を有していた。

本発明は前記従来の課題を解決するもので、デジタル技
術を用いることにより高精度の収録確認装置を提供する
ことを目的とする。

課題を解決するための手段 本発明は上記目的を達するため、ＶＴＲの再生信号をＡ
／Ｄ変換する第１のＡ／Ｄコンバータと、再生信号のバ
ースト信号に同期してタイミングを発生する第１のタイ
ミング発生回路と、第１のＡ／Ｄコンバータの出力でプ
ランキングレベルをラッチする第１　’Ｏラッチ回路と
、第１のＡ／Ｄコンバータの出力と第１のラッチ回路の
差を計算する第１の減算器と、ＶＴＲの記録信号をＡ／
Ｄ変換する第２のＡ／Ｄコンバータと、記録信号のバー
スト信号に同期してタイミングを発生する第２のタイミ
ング発生回路と、第２のＡ／Ｄコンバータの出力をメモ
リにより遅延させる遅延回路と、遅延回路の出力でプラ
ンキングレベルをラッチする第２のラッチ回路と、遅延
回路の出力と第２のラッチ回路の出力との差を出力する
第２の減算器と、第２の減算器の出力とマイクロコンピ
ュータの出力の和を出力する加算器と、差を出力する第
３の減算器と、加算器の出力と第１の減算器の出力を比
較する第１の比較器と、第３の減算器の出力と第１の減
算器の出力を比較する第２の比較器と、第１のタイミン
グ発生器により、第１の比較器の出力時間をカウントす
る第１のカウンタと、第２のタイミング発生器により第
２の比較器の出力時間をカウントする第２のカウンタと
を備え、マイクロコンピュータは第１および第２のカウ
ンタの値により良否を判定するよう構成されている。

作　　用 本発明は上記した構成によりデジタル化された再生信号
の振幅を第１の減算器で得、デジタル化された記録信号
の振幅を第２の減算器でへ両者の振幅の差が、許容範囲
かどうかをコンピュータで判定しているので、きわめて
高精度に収録状態を確認できる。

実施例 以下本発明の一実施例について、図面を参照しながら説
明する。

第１図は本発明の第１の実施例における収録確認装置の
構成を示すものである。第１図において、１はシリンダ
に記録ヘッドと再生ヘッドを持つことにより記録と同時
に再生のできるＶＴＲ，２゜３はＡ／Ｄコンバータ、４
，６はバースト信号を元にサンプリング周期を決定し各
機器にタイミングを与えるタイミング発生回路、６．７
はプランキングレベルをラッチするラッチ回路、８はメ
モリにより遅延させる遅延回路、９，１０は記録・再生
レベルを抽出する減算器、１１．１２は誤差範囲を決め
る加算器および減算器、１３．１４は誤差範囲内にある
かどうかを比較する比較器、１６゜１６はエラーの時間
をカウントするカウンタ、１了はマイクロコンピュータ
である。

以上のように構成された収録確認装置について、以下そ
の動作を説明する。

まず、シリンダに記録ヘッドと再生ヘッドを持ち記録と
同時に再生のできるＶＴＲ１の記録信号と再生信号は、
記録信号は記録ヘッドでテープに記録され、テープに記
録された信号を再生ヘッドで再生するので、再生信号は
記録信号よりも遅れた信号となる。ここで、記録ヘッド
の目づまりや、テープに欠損がある場合、記録信号と再
生信号は異なる波形となるため、記録信号を遅らせ再生
信号と比較することにより、テープ上の記録状態を検呂
することができる。

そこで、再生信号のバースト信号に同期させたタイミン
グ発生器４の信号により再生信号をＡ／Ｄコンバータ２
でサンプリングし、デジタル信号を出力させる。ここで
タイミング発生器４は再生信号のバースト信号に同期し
ているため、シリンダのジッタ成分はなくなる。次にデ
ジタル信号はラッチ回路６に入力され、ラッチ回路ｅで
プランキングレベルをラッチし、ラッチした信号とＡ／
Ｄコンバータ２の出力信号とを減算器９で比較する。

Ａ／Ｄコンバータ２のデジタル出力Ａとラッチ回路６の
出力Ｂと減算器９の出力Ｃの関係を第４図に示す。

記録信号も同様であるが、遅延回路８の入力のクロック
は記録信号のバースト信号に同期したタイミング発生回
路５の出力クロックで入力され、出力のクロックは再生
信号のバースト信号に同期したタイミング発生回路４の
出力クロックで出力される。遅延回路８の出力Ｄ′とラ
ッチ回路７の出力Ｅおよび減算器１０の出力Ｆの関係を
第６図に示す。

ここで記録信号の信号レベｙｖＦと再生信号の信号レベ
ｌｖＣとを出力するのはＡ／Ｄコンバークや、Ａ／Ｄコ
ンバータまでのＤＣレベルのバラツキをキャンセルする
ためである。

次に減算器１０の出力にマイクロコンピュータ１７の出
力を加算および減算する加算器１３および減算器１４に
より、許容範囲を設定する。減算器１０の出力Ｆと、マ
イクロコンピュータの出力Ｇと入力レベルに対する許容
範囲の関係を第６図に示す。

次に加算器１１と減算器１２で出力される許容範囲と再
生信号の出力すなわち減算器９の出力を各々、比較器１
３．１４で比較することにより許容範囲内かどうかを判
定する。許容範囲外の場合、カウンタ１５，１６により
、エラーのサンプリング数すなわち時間をカウントする
。この様子を第７図す、ａに示す。

カウンタ１５，１６の値をマイクロコンピュータ１アで
一定期間ごとに読み込みとリセットをすることによυ、
不良の時間が長い場合は、収録エラーと判定する。なお
、マイクロコンピュータ１７の出力Ｇによ）許容範囲を
設定でき、また、時間の長短による判定もマイクロコン
ピュータ１７の設定により変更できる。

以上のように本実施例によれば、Ａ／Ｄコンバータ２，
３と、バースト信号に同期してタイミングを発生するタ
イミング発生回路４を記録・再生の２系統とデジタル回
路、およびマイクロコンピュータを設けることにより、
高精度比較のできる収録確認装置を提供することができ
る。

以下本発明の第２の実施例について図面を参照しながら
説明する。

第８図は本発明の第２の実施例を示す収録確認装置の構
成図である。同図において、３１はマイクロコンピュー
タ１７の出力と減算器３ｏの出力Ｆとの積Ｇを出力する
積算器で、積算器３１の出力と減算器３０の出力は各々
加算器３２および減算器３３０入力となり、それぞれＦ
ＩＧ−Ｃ。

Ｆ−Ｇ−Ｃが比較器３４．３５で比較され出力される。

尚、第１図と同一構成部分については、同一番号を付し
ている。

上記のように構成された収録確認装置について、以下そ
の主たる動作について説明する。

遅延した配録信号のデジタル信号のプランキングレベル
からのレベルＦは積算器３１により、マイクロコンピュ
ータ１７の出力Ｇと積の型で出力され、入力のレベルに
応じて第９図に示すように変化し許容範囲が入力レベル
により変化する。このように本実施例では入カレベμに
応じた許容範囲が設定できるようになる。

発明の効果 以上のように本発明は、デジタル化された再生信号の振
幅を第１の減算器で得、デジタル化された記録信号の振
幅を第２の減算器で得、両者の振幅の差が許容範囲かど
うかをコンピュータで判定しているので、ＶＴＲのシリ
ンダのジッタの影響を受けることなくきわめて高精度に
収録状態を確認できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例における収録確認装置の
構成を示すブロック図、第２図はＶＴＲの記録信号を示
す波形図、第３図はＶＴＲの再生信号を示す波形図、第
４図は再生信号とデジタル信号との関係を示す波形図、
第６図は遅延させた記録信号とデジタル信号との関係を
示す波形図、第６図は許容範囲を示す状態図、第７図は
記録信号と再生信号と許容範囲、及びタイマのエラー人
力とサンプリングクロックとの関係を示す波形図、第８
図は本発明の第２の実施例における収録確認装置のブロ
ック図、第９図は許容範囲を示す状態図、第１０図は従
来の収録確認装置のブロック図、第１１図はＶＴＲの記
録信号の波形図、第１２図はＶＴＲの再生信号の波形図
、第１３図は比較したアナログの誤差信号と許容範囲、
及びタイマのエラー人力とサンプリングクロックの関係
を示す波形図である。 １・・・・・・ＶＴＲ，２，３・川・・Ａ／Ｄコンバー
タ、４．５・・・・・・タイミング発生回路、６．７・
・・・・・ラッチ回路、８・・・・・・遅延回路、９，
１０，１１．１２・・・・・・減算器、１３．１４・・
・・・・比較器、１５．１６・・・・・・カウンタ、１
７・・・・・・マイクロコンピュータ、３ｏ・・・・・
・減算器、３１・・・・・・積算器、３２　、３３・・
・・・・減算器、３４．３５・・・・・・比較器。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名第１
図 第 図 第 図 第 図 第 図 第 ― 第 図 第 図 稟ｌ　１０

Claims (2)

【特許請求の範囲】
1. （１）シリンダに記録ヘッドと再生ヘッドを持つことに
   より記録と同時に再生のできるＶＴＲの再生信号をＡ／
   Ｄ変換する第１のＡ／Ｄコンバータと、前記再生信号の
   バースト信号に同期してタイミングを発生する第１のタ
   イミング発生回路と、前記第１のＡ／Ｄコンバータの出
   力でプランキングレベルをラッチする第１のラッチ回路
   と、前記第１のＡ／Ｄコンバータの出力と前記第１のラ
   ッチ回路の差を計算する第１の減算器と、前記ＶＴＲの
   記録信号をＡ／Ｄ変換する第２のＡ／Ｄコンバータと、
   前記記録信号のバースト信号に同期してタイミングを発
   生する第２のタイミング発生回路と、前記第２のＡ／Ｄ
   コンバータの出力をメモリにより遅延させる遅延回路と
   、前記遅延回路の出力でプランキングレベルをラッチす
   る第２のラッチ回路と、前記遅延回路の出力と前記第２
   のラッチ回路の出力との差を出力する第２の減算器と、
   マイクロコンピュータと、前記第２の減算器の出力と前
   記マイクロコンピュータの出力の和を出力する加算器と
   、差を出力する第３の減算器と、前記加算器の出力と前
   記第１の減算器の出力を比較する第１の比較器と、前記
   第３の減算器の出力と前記第１の減算器の出力を比較す
   る第２の比較器と、前記第１のタイミング発生器により
   前記第１の比較器の出力時間をカウントする第１のカウ
   ンタと、前記第２のタイミング発生器により前記第２の
   比較器の出力時間をカウントする第２のカウンタとを備
   え、前記マイクロコンピュータは、前記第１および第２
   のカウンタの値により良否を判定するよう構成してなる
   収録確認装置。
2. （２）第２の減算器の出力とマイクロコンピュータの出
   力の積を出力する積算器をさらに設け、加算器および第
   ３の減算器の入力を、第２の減算器の出力と、前記積算
   器の出力とする請求項１記載の収録確認装置。