JPH02223257A - プログラム転送方式 - Google Patents
プログラム転送方式Info
- Publication number
- JPH02223257A JPH02223257A JP1044472A JP4447289A JPH02223257A JP H02223257 A JPH02223257 A JP H02223257A JP 1044472 A JP1044472 A JP 1044472A JP 4447289 A JP4447289 A JP 4447289A JP H02223257 A JPH02223257 A JP H02223257A
- Authority
- JP
- Japan
- Prior art keywords
- program
- time slot
- fast line
- transferred
- speed line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 6
- 239000000284 extract Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000009434 installation Methods 0.000 description 3
Landscapes
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は多重化装置によるネットワークの構成に関し、
特にソフトウェアにより制御される多重化装置に関する
。
特にソフトウェアにより制御される多重化装置に関する
。
（従来の技術）
従来、ソフトウェアによって制御される多重化装置にお
いて、そのプログラムを入換える必要のある場合、あら
かじめフロッピィディスク、あるいはＲＯＭなどにプロ
グラムを格納し、設置場所まで配送することが一般的で
あった。さらに、遠隔地からプログラムを入換える場合
には、公衆画線を使用していた。
いて、そのプログラムを入換える必要のある場合、あら
かじめフロッピィディスク、あるいはＲＯＭなどにプロ
グラムを格納し、設置場所まで配送することが一般的で
あった。さらに、遠隔地からプログラムを入換える場合
には、公衆画線を使用していた。
（発明が解決しようとする課題）
上述した従来の多重化装置ではネットワークシステムを
構成していないため、プログラム格納媒体を設置場所ま
で配送する必要がありた。
構成していないため、プログラム格納媒体を設置場所ま
で配送する必要がありた。
このため、装置本体にプログラムの入換えのために追加
する必要はないが、必ず設置場所までプログラム格納媒
体を輸送する必要があるという欠点がある。
する必要はないが、必ず設置場所までプログラム格納媒
体を輸送する必要があるという欠点がある。
さらに、遠隔地からの入換えに関しても、転送速度が低
いことから、大規模なプログラムの入換えには長時間が
かかるという欠点がある。
いことから、大規模なプログラムの入換えには長時間が
かかるという欠点がある。
本発明の目的は、データ通信を行う高速回線上の空領域
を使用してプログラムを転送できるようにすることによ
りて上記欠点を除去し、大規模なプログラムの入換えに
も長時間を要することがないように構成した多重化装置
を提供することにある。
を使用してプログラムを転送できるようにすることによ
りて上記欠点を除去し、大規模なプログラムの入換えに
も長時間を要することがないように構成した多重化装置
を提供することにある。
（課題を解決するための手段）
本発明によるプログラム転送方式は複数の多重化装置と
、複数の多重化装置間を接続する高速回線とから成るネ
ットワークシステムにおけるものである。
、複数の多重化装置間を接続する高速回線とから成るネ
ットワークシステムにおけるものである。
上記構成において、多重化装ｆは複数化の高速回線終端
回路と、制御バス終端回路と、バッファメモリと、タイ
ムスロット入換え手段とを具備して構成したものである
。
回路と、制御バス終端回路と、バッファメモリと、タイ
ムスロット入換え手段とを具備して構成したものである
。
複数の高速回線終端回路は、高速回線を終端してデータ
を抽出するためのものである。
を抽出するためのものである。
制御バス終端回路は、制御を行うタイムスロット領域を
終端するためのものである。
終端するためのものである。
バッファメモリは、タイムスロット内に転送されたプロ
グラムを一時的に格納しておくためのものである。
グラムを一時的に格納しておくためのものである。
タイムスロット入換え手段は、タイムスロット内の情報
の入換えを行うためのものである。
の入換えを行うためのものである。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明によるプログラム転送方式の一実施例
を示すブロック図である。
を示すブロック図である。
第１図において、１〜３はそれぞｎ多重化装置、１０１
，１０２はそｎぞれ高速回線である。
，１０２はそｎぞれ高速回線である。
ここでｔ工、多重化装ｆｉｌから多重化装置２を経由し
て多重化装置３ヘプログラムを転送することとし、この
ときには高速回１ｊｉｌｏ１，１０２を使用することと
する。
て多重化装置３ヘプログラムを転送することとし、この
ときには高速回１ｊｉｌｏ１，１０２を使用することと
する。
第２図は、本発明によるプログラム転送方式に採用さｎ
る多重化装置の一実施例を示すブロック図である。
る多重化装置の一実施例を示すブロック図である。
第２図において、２１は高速回線終端回路、さては高速
回線終端回路、２３は制御バス終端回路、２４はバッフ
ァメモリ、２５は多重／分割回路、２６はデータメモリ
、２７はコントロールメモリ、２８はタイムスロット制
御部、２９はＣＰＵである。
回線終端回路、２３は制御バス終端回路、２４はバッフ
ァメモリ、２５は多重／分割回路、２６はデータメモリ
、２７はコントロールメモリ、２８はタイムスロット制
御部、２９はＣＰＵである。
高速回線終端回路２１．２２は高速回線を終端し、デー
タを抽出するものである。多重化装置には複数の高速回
線終端回路を有するので、高速回線の番号（１）、（Ｎ
）を付加することにより、これらを区別してお（。
タを抽出するものである。多重化装置には複数の高速回
線終端回路を有するので、高速回線の番号（１）、（Ｎ
）を付加することにより、これらを区別してお（。
制御バス終端回路２３は、ネットワーク構成において多
重化装置間の制御を行うタイムスロット領域を終端する
ためのものである。バッファメモリ２４は、プログラム
を一時的に格納しておくだめのものである。多１ｊＬ／
分割回路２５を工、多重化装置内で特定タイムスロット
内の情報の入換えをするのに必要な（ロ）路である。デ
ータメモリ２６およびコントロールメモリ２７は、とも
に特定タイムスロット内の情報の入換えを行うためのも
のである。タイムスロット制御部２８は、特定タイムス
ロット内の情報の入換えをいかにして行うかを決定する
ために、コントロールメモリ２７の内容を制御する。Ｃ
ＰＵ２９は、多重化装置の全体を制御する。
重化装置間の制御を行うタイムスロット領域を終端する
ためのものである。バッファメモリ２４は、プログラム
を一時的に格納しておくだめのものである。多１ｊＬ／
分割回路２５を工、多重化装置内で特定タイムスロット
内の情報の入換えをするのに必要な（ロ）路である。デ
ータメモリ２６およびコントロールメモリ２７は、とも
に特定タイムスロット内の情報の入換えを行うためのも
のである。タイムスロット制御部２８は、特定タイムス
ロット内の情報の入換えをいかにして行うかを決定する
ために、コントロールメモリ２７の内容を制御する。Ｃ
ＰＵ２９は、多重化装置の全体を制御する。
第１図において多重化装置１と多重化装置３との間でプ
ログラムを転送する場合、高速回線１０１．１０２上に
データ通信のために使用されていない空の領域、すなわ
ちプログラム転送に使用できる領域の大きさを確認する
必要がある。
ログラムを転送する場合、高速回線１０１．１０２上に
データ通信のために使用されていない空の領域、すなわ
ちプログラム転送に使用できる領域の大きさを確認する
必要がある。
第２図において、タイムスロット制御部２８では高速回
線ごとの空領域に関する情報を把揖しているので、タイ
ムスロット制御部２８は、ＣＰＵ２９を介してバッファ
メモリ２４に空領域情報を転送する。空仰域情報は、高
速回線終端回路２２を通過する。
線ごとの空領域に関する情報を把揖しているので、タイ
ムスロット制御部２８は、ＣＰＵ２９を介してバッファ
メモリ２４に空領域情報を転送する。空仰域情報は、高
速回線終端回路２２を通過する。
多重化装置ｌと多重化装置３との間で、局間制御情報を
転送する場合には使用可能な領域を第３図の■により特
定する。
転送する場合には使用可能な領域を第３図の■により特
定する。
第３図は、高速回線の使用状況例を示す説明図である。
局間制御情報は第３図によりフォーマット化され、多重
化装置１〜３間で転送されている。
化装置１〜３間で転送されている。
ＣＰＯ２９の制御下でタイムスロット制御部２８により
コントロールメモリ２７の内容が書換えられると、プロ
グラム転送領域■をバッファメモリ２４へ格納するよう
に設定さｒＬ、多重化装ｗｉｌ、３では高速回線１０１
．ｔ０２上０７０グラム転送領域■が相互の装置間で転
送される。この場合、プログラム転送領域■は高速回線
終端回路２１．２２を通過してバッファメモリ２４に格
納される。転送の開始、終了は制御バス終端回路２３に
よって制御される。転送の終了した後、タイムスロット
？ｆｆ１Ｊ＃ｆｆ１５２８はプログラム転送領域■の設
定をもとの状態に戻す。
コントロールメモリ２７の内容が書換えられると、プロ
グラム転送領域■をバッファメモリ２４へ格納するよう
に設定さｒＬ、多重化装ｗｉｌ、３では高速回線１０１
．ｔ０２上０７０グラム転送領域■が相互の装置間で転
送される。この場合、プログラム転送領域■は高速回線
終端回路２１．２２を通過してバッファメモリ２４に格
納される。転送の開始、終了は制御バス終端回路２３に
よって制御される。転送の終了した後、タイムスロット
？ｆｆ１Ｊ＃ｆｆ１５２８はプログラム転送領域■の設
定をもとの状態に戻す。
このｉ、ＣＰＵ２９ではバッファメモリ２４上の新しい
プログラムを引取り、とれによってプログラム転送が終
了する。
プログラムを引取り、とれによってプログラム転送が終
了する。
（発明の効果）
以上説明したように本発明は、データ通信を行う高速回
線上の空領域を使用してプログラム転送を行わせること
により、遠隔地点からプログラムを転送することができ
るため、プログラム転送時間を短縮できるので、高速動
作が可能になるという効果がある。
線上の空領域を使用してプログラム転送を行わせること
により、遠隔地点からプログラムを転送することができ
るため、プログラム転送時間を短縮できるので、高速動
作が可能になるという効果がある。
第１図は、本発明によるプログラム転送方式の一実施例
を示すブロック図である。 第２図は、本発明によるプログラム転送方式に採用され
る多重化装置の一実施例を示すブロック図である。 第３図は、高速回線の使用状況例を示す説明図である。 １〜３・・・多重化装置 １０１．１０２・・・高速回線 ２１．２２・・・高速回縁終端回路 ２３・・・制御バス終端回路 ２４・・・バッファメモリ ２５・・・多重／分割回路 ２６・・・データメモリ ２７・・・コントロールメモリ ２８・・・タイムスロット制御部 ２９・・・ＣＰＵ 才３図
を示すブロック図である。 第２図は、本発明によるプログラム転送方式に採用され
る多重化装置の一実施例を示すブロック図である。 第３図は、高速回線の使用状況例を示す説明図である。 １〜３・・・多重化装置 １０１．１０２・・・高速回線 ２１．２２・・・高速回縁終端回路 ２３・・・制御バス終端回路 ２４・・・バッファメモリ ２５・・・多重／分割回路 ２６・・・データメモリ ２７・・・コントロールメモリ ２８・・・タイムスロット制御部 ２９・・・ＣＰＵ 才３図
Claims (1)
- 複数の多重化装置と、前記複数の多重化装置間を接続す
る高速回線とから成るネットワークシステムのプログラ
ム転送方式であって、前記多重化装置は前記高速回線を
終端してデータを抽出するための複数の高速回線終端回
路と、制御を行うタイムスロット領域を終端するための
制御バス終端回路と、前記タイムスロット内に転送され
たプログラムを一時的に格納しておくためのバッファメ
モリと、前記タイムスロット内の情報の入換えを行うた
めのタイムスロット入換え手段とを具備して構成したこ
とを特徴とするプログラム転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1044472A JP2526656B2 (ja) | 1989-02-23 | 1989-02-23 | プログラム転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1044472A JP2526656B2 (ja) | 1989-02-23 | 1989-02-23 | プログラム転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02223257A true JPH02223257A (ja) | 1990-09-05 |
| JP2526656B2 JP2526656B2 (ja) | 1996-08-21 |
Family
ID=12692459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1044472A Expired - Lifetime JP2526656B2 (ja) | 1989-02-23 | 1989-02-23 | プログラム転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2526656B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6033763A (ja) * | 1983-08-05 | 1985-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 速度選択通信方式 |
| JPS61145938A (ja) * | 1984-12-19 | 1986-07-03 | Fujitsu Ltd | 回線割当制御方式 |
| JPS63182940A (ja) * | 1987-01-23 | 1988-07-28 | Matsushita Electric Ind Co Ltd | 端末インタフエ−ス条件遠隔設定方法 |
| JPS63301345A (ja) * | 1987-05-31 | 1988-12-08 | Nec Corp | 通信制御装置 |
-
1989
- 1989-02-23 JP JP1044472A patent/JP2526656B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6033763A (ja) * | 1983-08-05 | 1985-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 速度選択通信方式 |
| JPS61145938A (ja) * | 1984-12-19 | 1986-07-03 | Fujitsu Ltd | 回線割当制御方式 |
| JPS63182940A (ja) * | 1987-01-23 | 1988-07-28 | Matsushita Electric Ind Co Ltd | 端末インタフエ−ス条件遠隔設定方法 |
| JPS63301345A (ja) * | 1987-05-31 | 1988-12-08 | Nec Corp | 通信制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2526656B2 (ja) | 1996-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4377843A (en) | Data distribution interface | |
| KR970000840B1 (ko) | I/o 서브시스템 및 i/o 서브시스템에서의 배타적 제어, 데이타 기억, 메모리 초기화 방법 | |
| CN113434455A (zh) | 一种基于fpga的光纤接口数据缓存管理方法 | |
| JPH02223257A (ja) | プログラム転送方式 | |
| JPS6184765A (ja) | マルチプロセツサシステム | |
| EP0579397A1 (en) | Method of determining devices requesting the transfer of data signals on a bus | |
| US3809819A (en) | Tdm switching apparatus | |
| JPS6113328A (ja) | データファイルのアクセス制御装置 | |
| JPH0713482A (ja) | プログラマブルコントローラ間通信システム | |
| JPS58168354A (ja) | 時分割通信方式 | |
| JP3052508B2 (ja) | メモリ管理方式 | |
| JP3463845B2 (ja) | データ伝送制御装置 | |
| KR880000996B1 (ko) | 입출력 멀티플렉서 데이터 분배기 | |
| JPH05292555A (ja) | スイッチの制御方法およびスイッチシステム | |
| KR100584583B1 (ko) | 직렬 버스 제어 장치 및 방법 | |
| JPH0426744B2 (ja) | ||
| JPS60205632A (ja) | デ−タ処理装置のプログラム・ロ−デイング方式 | |
| JP2674003B2 (ja) | 時分割スイツチ制御メモリーコピー方式 | |
| JPH07319840A (ja) | マルチｃｐｕ装置 | |
| JPS60100896A (ja) | デ−タ転送装置 | |
| JPS62219153A (ja) | Ｄｍａコントロ−ラ | |
| CA2054742A1 (en) | Digital signal multiplexer | |
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| JPS6039996A (ja) | デイジタル通話路方式 | |
| JP2001216147A (ja) | 不揮発メモリ書き換え方法、及びその方法を用いた監視制御システム |