JPH02224052A - バス所有権提供のバス調停方法及びその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の分野） 本発明はコンピコ、−タシステムの調停要素に閏１２．
特に、システム資源の公平な割り当てを行う調停要素に
関する。

（発明の背景） コンビＪ、−タシステムはシステム資源のアクセス及び
１ｖＩＯ１を求める多狸類の処理ユニ７１・を有してい
る。厳密な優先順位割り当て調停要素は必要なアクセス
の低い優先順位要素を除外することがて′きる。従って
、優先順位の割り当ての必要が残り、−・方、他の低い
優先順位の要素の完全な締め出１．が依然としＣ回避さ
れる。

（発明の詳細な説明） 本発明によれば、装置Ａがバスを使用することを必要ど
する場合、装置Ａはその要求信号をト張１．７そｊ２て
、同一サイクル中に、ｔべでの他の装置の要求ｆ３りを
観察する８他の装置力（そのサイクル中に要求をしない
場合、装置Ａは次のす“イクル中そのバスの所存者とな
る。他の装７！ｌＥｌかもｊ７も同一・の最初の→サイ
クル中に要求信号を主張する場合、最高の優先順位を持
つ要求装置が次のり〜イクルにバスの所存者となる。低
い優先順位の装置はバスの所有者どしてのより高い漱先
順位のＳ（置の前のサイクルにすぐ続いてバスの所イｊ
“名となる。

バスの要求を主張ｔＪｌ：ハ高の優先順位を持つ装置は
つねにバス所有権を得る。

バスの所有権の最後のサイクル中に、バスの所有者は低
　優先Ｎ！Ｈｎ　　’ＡＭ　　属す　すべての要求信号
の状態を［、スプップ写真にと９１、そｊ２て、そのス
ナップ写真中（こ補足されたすべての要求が補足される
までその要求で３号を再度主張する、ことはない。

所有者としての装置の最後のサイクル中または引き続く
サイクル中に、装置７Ａは別のバスの転送を要求し、そ
！７て、他の装置がそのバスを要求しない鳴合、所有者
はデフオル１−所存者となり、そ１、て、その要求信号
を主張する必要はなくなる。

従って５その要求信号を主張することが要求された場合
よりも前のサイクルでバスにアクセスすることが可能と
なる。

調停装置は、すべての関係する装；４間で同　の完全な
調停機構をどの装置にもｔｉ−）るように冗長的に分配
されている。

要約すると、この技術により最少限度の制御信号を使用
１２て複数の装置がバスに対し、て公ＳＩｌにアクセス
することが可能となり、同時に調停に使用されるサイク
ルが最小になる。

本発明のこれら及び他の特徴は図面に関し２で本発明の
以下の詳細な説明を読む、二）−（、′よりさ八に、１
く埋Ｍされる。、本発明の一実施例の更に詳州ｌユニ′
Ｉ″ｔ）添（４１，”’）記、砂子・ｑ−えｆ）れる。

付録■はプロセッサのバスのインタフェースの仕様を与
え、 付録■はバス信号の仕様を与え、及び 付録■はプロセッサとバスとの間のインタフェースの更
に構造的な説明を与える。

（実施例） 第１図に示すように、１０七ツサ５２．５４．５６及び
メモリユニット６６．６８はインタフニス要素７０．７
２．７４．７５、′ン６．７８を介してバス５８に接続
された装置であり、詳しくは本願と同時に出願され、そ
して、言及により本町４ｉＢ書に組み込まれた「マルチ
１０七ツザインタＬＥ　ツク（ＭＵＬＴＩＰＲＯＣＥＳ
ＳＯＲ’１ＮＴＥＲＬＯＣＫ）Ｊなる名称のアボル（Ａ
　Ｐ　ＯＬ［、）−１１，１−ＸＸにおけるバス通信に
記載されている。まずメモリユニット６８がデフオル１
−のバス所有者であると仮定する。

デフォルトの所有者を除くバス５８のすべてのインタフ
ェース（Ｂ　Ｉ　Ｆ）は使用曲にバスを要求しなけり、
ばならない、バス装置あたりバックプレインには１つの
バス要求レベルが存在ｉ゛る。装置〃は２つのクラスに
分目られている。クラスＡの装置は厳密な優先順位でバ
スを与えられる。クラスＢの装置は公平な調停に参加し
、そして又、デフォルトのバス所有者となることもでき
る。１０セツザ５２．５４．５６はクラスＢの装置であ
るバスの調停は冗長的であって分散的である。どのバス
のインタフェースもそれ自（／にでバス５８へのアクセ
スを得たか否かを判別する。バスの調停はリード線６３
の調停禁止１３号の主張によって禁止することができる
。バスの現在の所有者のみが調停禁止を主張することが
できる。現在の所有者は意図したバスの転送が多数のサ
イクルを要求する場合にそのようにする。

クラスへの装置６８がバスを要求する場合７．−の装置
６８はその割り当てられｆ：：要求Ｌ−ベル６１とΔｔ
）ＲＩＮＨＩＢＩＴ　　Ｂラインの両方バスでを主張す
る。ＢＩＦが活動バス調停サイクルで八ＲＢ　　ＩＮＨ
ＩＢＩＴ　　Ｂの主張を検出するど、ＢＩＦはクラスへ
の装置に譲るや クラスＢの装置、プ１フ七ツサ５２．５４．５６は＝一
定の優先順位の割り当てをも４１゛ｊ、ている、潜在的
な割り当てはＯがら３であり、３は最高の優先順位であ
る。この割り当てはｒＪ　Ｉ　Ｆ内へ走査され、そして
、そのクラスのＢの要求の４つの平行バックプレイン（
３号のどれをこの！Ｉ−７定の１Ｄセツザが使用ずべき
がを決定するために使用される。

プロセッサはその割り当゛（レベルを駆動し、ぞ１７で
、より高いレベルの要求者〈、：コよる８公平な調整は
要求時の（ｈ−らの要求線を再主張しない、二とに同意
するクラスＢの装置によりほぼ行われる７むしろ、クラ
スＢの装置はバスの所有権の最終サイクルですべての他
の滑先順位の低いクラスＢの要求線を［スナップ写真に
とり」即ぢ記憶する。クラスＢの装置は次にバスを放棄
し、そして、すべＣのスナップ写真に撮られた要求が満
足されるまで要求線を再主張はしない。クラスＢの装置
は他の要求者が、他の要求線の現状を観察することによ
って情報を与えられたか否かを決定する。もしも要求線
の主張が解放される場合、ナービスは行われ、又は完了
される。要求線が依然として主張さｉｌ、るが、調停が
可能でありその要求者が膀何者となる場合、ザービスが
期待される。

こｉど異なり、バス５８がおいている場合、クラス１３
の要求者の中の最後の成功要求者はデフオルＩ・バスの
所有者としても確立される。デフォルトバスの所有者は
他の要求線が主張されないどのサイクルの終りにおいて
もバスを使用することができる。デフォルトバスめ所有
者はその削り当てられ′ｒＳ要求線を１−０張する必要
はない。デフオルｉ・はクラスＢの他の装置がバスを得
るよて゛事実−１，残る。

クラスＢの装置のバスの所有者はクラスへの上置に）、
って妨げられる可能性がある。クラスＡの装置がバスの
制御を行う場合、曲者の所有者でありなりラスＢの装置
はバスか再び空くまで待つ。

クラスＢｙ）装置は次にバスの所有権を再利用する。

則ち、クラスＢの装置は調停が可能どなったが。

ラインの要求がなされないサイクルに続くサイクルで所
有権を再び取る。クラスＢの他の装置がバスが空く前に
バス針得ろ場合、デフ１−ル）・バスの所ｆ権は移転さ
れる。

ＢＩＦが最初にバス要求線を主張する場合、ＢＩＦはタ
イマー７０を始動ずろ。バスが得られる前にタイマー時
間が経過すると、バス獲得の中断が起こる。バスの中断
期間は約３．２ミリ秒である。＃Ｊしも中断が起こると
、システムは岐壊されたと仮定され、ぞして、クロック
（図示せず）の凍結要求がなされる。

タイマー７０は要求が達成され又は失敗したと確認され
るまでは停止されない。従って、タイマは装置が継続的
に空かない場合に設定時間が切れる。ＴＢが無効にｒる
ような放送転送は肯定応答のライン状態にかかわらずタ
イマーを停止させる。この同じタイマー７０は読取りデ
ータの返還の監視のなめ再び利用される７ 第２図に示ずよっに、Ｂ　Ｘ　Ｆ２Ｏの内部には複数の
競合する局部要求者が存在する。即ち、ブタキャラジノ
、８２の読み取り、データキャッシュ８２の書き込みお
よび命令キャッジ、２８４の読取りである、書き込み待
ち行列の大きさの限界までいかなる数のデータキャッシ
ュの書き込みも通報され、ぞして、バスでの転送を待つ
ことができる。

読み取り要求源の各々からは単一の読み取り、即ち、デ
ータキャッシュの読み取り及び命令キャッジ１の読み取
りのみを知らせることができる。

般的にデータキャッジＪ、の読み取りは命令キャッジｊ
２の読み取りより高い優先順位を与えられる６まな、命
令キャッジ、Ｌの読み取りはデータキャッシュの読み取
りＪ：りも高い優先順位を１７−えられる。

しかしながら、次の例外が存在する： 嘉き込みデータの待ち行列が一杯の場合、デタキャγシ
ヱの書き込みは命令キャッシュミスよりも高い優先順位
を与えられ、 データキャッシュミスが前の待ぢ行列の書き込みとアド
レスで競合する場合、データキャッシュ、の書き込みは
データ及び命令のキャッシュミスの両方よりも高い優先
順位をり−えられる、書き込みおよび解放の待ち行列が
ある場合２データキヤツシユの書き込みはデータ及び命
令のキャッシュミスの両方よりも高い優先順位を１５え
られ、 記憶できないメモリ場所からのデータのキャッシュミス
が知らさノ］る場合、データのキ・【ツシコ。

書き込みはγ−タ及び命令のキャッシュミスの両方より
も高い優先順位をす、；Ｃられ、データのキャッシュミ
スとロックが知らされろ場合データのキャッシュ書き込
みはデータと命令のキャッジ、１読取りよりも高い優先
順位を与えられ、 ｆ−夕のＡヤッシュミスと解放が知らされる場合、デー
タの代ヤッシュ々き込みはデータ及び命令のキャッシュ
読み取りの両方よりも高い優先順位を与え？、れ５ 書き込みバッファにｔｂの無効の待ち行列がある場合、
データのギャッシ：Ｌ書き込みは命令及びデータのキャ
ッジ又ミスの両方よりも高い優先順位を与えられる。

読取りデ・−夕の返還要求の第４の源それ自体はすべて
の他の送信器よりも高い優先順位を与えられる。

ＢＫＦは、バスで、１つおきのバスサイクルと同程度に
Ｌげ１，７ばデータキャッシュから続く要求を発する。

これはプロセッサ間書き込み順位及び１つのプロセッサ
における読み取り一書き込み順序を保証するために要求
される。拒否信号に関連するシステムバスのプロトコル
のさらなる詳細は本願ど同時に出願きれ、言及により本
願明細書に組み込まれた［パイプラインコンピュータシ
スデム　ハビング　ライト　オーダー　リザベーシコン
（Ｐ　ｉ　Ｐ　Ｆ、　Ｉ、ＩＮＥ　　ＣＯＭＰＵＴＥＲ
，ＳＹＳＴＥＭ　　Ｉｌ八へＩＮＧ　　ＷＲＩＴＥ　　
ＯＲＤ［シＲ！’ＲＥＳＡＶＡＴＩＯＮ）Ｊなる名称の
アボル（ＡＰＯＬＬ）−１１３ＸＸに与えられている。

命令キャッシュミスの要求は１つおきの→ノ゛イクルに
限定されるものではない。ロード及びロック、ロード及
び解放、及び記憶及び解放の場合に、続く要求は前の要
求のバスの肯定応答の成功が受信されるまで発せられな
い。

バスインタフェース（ＢＩＦ）はロードのｉ″ｊツ夕、
ロードの解放及び記憶解放命令を記憶管理ユニット（Ｍ
ＭＵ）８−６から受けるやロードのロックがうまく完了
すると、そのプロセッサはこのプロセッサが明確にロッ
クを解放、または、誤りが生じるまでバスロックの保持
を確信することができる。−度に１つのプロセッサのみ
がバスロックを保持することができ、そして、多数プロ
セッサの環境において重要な符号部分の構成を可能にす
る。さらなる詳細は言及により本願に組み込まれたアボ
ル（ＡＰＯＬＬ）〜ＩＩＩＸＸに与えられている。

ＢＩＦはロードのロックデータのキャッシュミスが成功
裡に転送され、そして、バスで肯定応答をされたときに
のみバスロックを確保する。さらに詳しく述べると、バ
スＩニアツクを求めるデータキャッシュミスがまず知ら
される。この要求はすべての前の待ち行列の書き込みよ
り前に行われる。

ロックの要求がつぎに受けられる場合、外部バスのロッ
ク信号の現状が調べられる。ロックはすでに別の１１７
セツサにより主張されている場合、調停は守られる。バ
スロックが利用可能の場合１、調停が試みられる。続い
て、ＢＩＦがバスをアクセスするまえにバスロック信号
が主張される場合、ＢＩＦはさらに調停を行うのを停止
する。バスが最終的に確保される場合、ＡＲＢ　　ＩＮ
ＨＩＢＩＴＡ及びＡＲＢ　　ＩＮＨＩＮＩＴ　　Ｂ及び
ロック信号は同時に主張される。ＡＲＢ　　Ｉ、ＮＨＩ
ＢＩＴ　　ＡとＡＲＢ　　ＩＮＨＩＢＩＴ　　Ｂは３サ
イクルの間主張されたままである。この３サイクルはす
べての他のバス・インタフェースがロック信号が主張さ
ねたことを知り、そして、それらもバスロックの確保を
はかる場合に、調停をやめるに十分な時間である。３サ
イクルの終りに、ロックするＢＩＦは肯定応答信号の状
態を調査もする。成功裡の肯定応答以外のものが検出さ
れると、バスロックは直ちに解放される。もしも解放さ
れると、ロック信号は肯定応答に続くサイクルの終りに
主張を解かノｌる。

ＢＩＦはロードの解放または記憶装置の解放が成功裡に
発せられ及び肯定応答されたときにバスのロックを解放
する。あるいは又、ロックは局部プロセッサにおける誤
りが生じたときに解放される１局部プロセッサの誤りは
プロセッサｌ−ラップを生じなと仮定され、そして、そ
のような事実を示す信号１〜ラツプの発生が使用されて
無条件にバスのロックを解放する。さらに詳しく述べる
と、まず、バスのロックを解放しようとするデータキャ
ッシュの読み取りまたは書き込みが知らされる。

この要求は前に待ち行列を形成したすべての古き込みよ
りも前に行われる。３サイクルの終りにロックするＢＩ
Ｆｉ、を肯定応答信号の状ｆぶを調査もする。成功の肯
定応答意外のものが検出される場合、バスのロックは保
持される。そうでない場合は、ロック信号は肯定応答に
続くサイクルの終りに解放される。

ロックの要求が以下に述べるＢＩＦにより拒否されると
、ロック信号７２とＡＲＢ　　ＩＮＨＩＩＴＩＩＴ　　
Ａ及びＡＲＢ　　ＩＮＨＩＢＩＴ　　Ｂ６３が直ちに解
放される。同様に、解放要求がＢＩＦにより拒否される
と、ロックは保持されていれば。

そのまま保持される。

１つのＮＯＰのみまたは異質のサイクルだけ離れたバス
サイクルにおいて２つの連続するバスアドレス転送をＢ
ＩＢ？により発生してもよい、第１の要求が使用中なる
応答を受けると、この応答は第２の要求が送られたのち
にのみ受信される。この場合、リード線６５でのバス拒
否信号は直ちに主張される。この拒否信号はすでに受は
入れらノ１、た要求を無効にするものとスレーブにより
解釈される、この拒絶信号の使用によりバスの転送順序
の保持は確保される。これが特に重要なのは、第２の要
求が、第１の要求により書かれつつあるのと１１じデー
タに対する読み取りのときである。拒否が主張されると
、第２の要求に対する肯定応答は無視さノする。拒否が
主張されると、バスのロッキングのようなすべてのトラ
ンザクション側の効果は生じない。

１’３ＩＦがすでにバスロックを所有しているときにＰ
ＭＡＰＲについてＭ　Ｍ　ＩＪがバスロックを要求する
ことは可能である。この理由で、第２の口ドのロック要
求は受は入れられる。もしも２つのバスロックの要求が
受は人りられている場合、ロックが実際に解放される前
に２つのバスの解放要求が続く必要がある。かくして、
本発明の一実施例によれば、ＢＩＦはバスロック要求を
２レベルだけネストする１、 ＢＩＦはバスロックがまず得られたときにタイマーを始
動するウタイ”ン−はＢＩＦがバスロックを維持するか
ぎり動作のままであるやロックが解放される前にタイマ
ーの設定時間が経過すると、ロックのタイムアラ！−）
ラップが知らされる９タイマの期間は約２００マイクロ
秒である。タイムアウトトラップが発生すると、対応す
るレジスタ（図示せず）はその事実を示す、保持された
ロックが解放される前に第２のロック設定要求が処理さ
れると、時間はりセフ１−されない、これにより第２の
要求に対するいくぶん短いタイムアラ１−が生じる。解
放要求がバスで転送されつつある場合、ＢＩＦは、転送
サイクルを含む少なくとも５つのサイクルの間断しいロ
ック要求について調停を中止する。この遅れにより、同
一のＢＩＦによるロックの解放とその再獲得との間の２
サイクルの遅れがつねに存在するということが保証され
る。

ＢＩＦは使用中なる応答を受けるどの要求をも再度試み
る。この再度の試みはバスのタイムアウトが終るまで続
く。アドレスの転送が使用中なる応答を受けると、要求
は再５度の試みの場合のように記される。どの１回の再
度の試みにも３つ位の・要求が存在し得る。

書き込み待ち行列のＩき込み順序の保証と協力する状態
での拒否の使用により、１・つの１０セツサの書き込み
順序は第２のプロ（−ツザにより分るよう＆７つねに保
存されるということが保証されるゆこｉｌによりバスロ
ッキングの必要なしに交互の多重プロセッサの同期が可
能となる、 第３図（ご示り、ｊ−、ように、バスインタフェースの
調停およびロック制師ブロックはシステムバス５８とプ
ロセッサの局部要求発生論理回路７３の両方Ｃ付着して
いる。局部要求発生論理回路７３により発生または受イ
エされる信号力簡単な用語は次の通りである： ＮＥＥＤ　　ＬＯＣＫはサービスされると解されかつぎ
のプロセッサがバスロックの獲得を要求するということ
を確認するために主張さ〕１．る。

ＣＯＮＦＩＲＭ　　ＬＯＣＫ　　ＨＥＬＤはちょうど生
じた１０七ツサの「読み取りおよびロック」がバスで適
切に肯定応答されたということを確認するために主張さ
れる。この信号は調停が成功してもバス動作がうまく完
成！２ないことがある状態を取りｔ及う。

ＲＥ　Ｌ　ＥＡ　Ｓ　Ｅ　　Ｌ　ＯＣＫはプロセッサが
バス＋７ツクを放棄しｌ：：いときに上張さズ１−る。

プロセッサはｒ読み取りおよび解放１動作または「書き
込みおよび解放」動作がバスて′適切に１１定応答され
・なときにそのようにする、プロセ・γす′は１７ツク
保持期間のタイムアウトのような局部的な誤りが存在し
た場合にそのように選択するごと６できる。

ＡＲ）３ＷＩＮはプロセッサがバス５８での転送権利を
午えられたときＣバス調停論理回路７５により主張され
る。

ＭＹＸＦＥＲはアドレスまたはデータ転送が行われてい
るときにバスのインタフェースアドレス／データ転送論
理回路７８により主張される。

ＮＥＥＤ　　ＢＵｓは継続中のおよび放置プロセッサの
読み取りおよび書き込みが存在するときに１０七ツ（り
″により主張される。

ＷＩＬＬ　　ＮＥＥＤ　　Ｂｕｓは次のサイクルに［係
属読み取りおよび放置の読み取りまたは書き込みが「存
在」するようなときにプロセッサにより主張される。サ
ービスに対する必要性について前もって警告することに
よりバス要求信号の早期の主張が可能となる。

ＭＬＩＬＴＩＣＹＣＩＮＨＩＢＩＴはバスの持続的な割
り込みのない使用状態を要求する要求がなされていると
きにアドレス／データ転送論理回路′７８により主張さ
れる。

又第３図に示すように、ロッキング及び調停提案に関係
するいくつかのバス制ｔ３１信号が存在する。

その用語は次の通り： ＬＯＣＫ　　Ｒ，ＥＱＵＥＳＴ−（６２）はバスロック
に対するアクセスを望む場合に主張され、そして、公正
さのためにロックの獲得の妨害がない場合に１０セツザ
により主張される。

ＬＯＣＫ　　ＨＥＬＤ−（６４）はプロセッサがバスロ
ックを保持するときにこのプロセッサにより主張される
。

ＢＨ３−１ＢＲ２−１ＢＲＩ−及びＢＲＯ〜（６１）は
４つのプロセッサに関連する４つのバス要求線である。

ＡＲＢ　　ＩＮＨＩＢＩＴ　　ｌ３−（６３Ｂ）は「Ｄ
Ｊレベルのバス要求者がバスについて調停を禁じられる
べきときに主張される。

ＡＲＢ　　ＩＮＨＩＢＩＴ　　Ａ−（６３Ａ）はｒ　Ａ
　Ｊレベルのバス要求者がバスについての調停を禁止さ
れるべきときに主張される。

信号［、ＯＣＫ　　ＡＲＢ　　ＥＮＡＢはプロセッサ（
５２）の要求を進めることができるということを示すた
めにロック獲得及び要求ブロック２０２（７２）により
主張されてバス調停ブロック〈７５）に対して駆動され
る。

ロック調停要求ブロックはさらに詳しく第４図に示しで
ある。ここには４個の状態素子２５０．２５２．２５４
及び２５６が示してあり、これらはバス制御信号ＬＯＣ
Ｋ　　ＲＥＱ［ＪＥＳＴ−及び１、、ＯＣＫ　　）ＩＥ
ＬＤ−を駆動しかつ解釈する。プロセッサがバスロック
を要求するときには、信号ＮＥＥＤ　　ＬＯＣＫを主張
することによってその必要を示ず、ＮＥＥＤ　　ＬＯＣ
Ｋにより状態素子２５０はゲート２５８の状態素子２５
２に・よりそのようにすることを禁止されない場合には
セットされる。２５０がセットされると、ゲート２６０
はバックプレインでオープンコレクタ信号Ｌ　ＯＣＫ　
　ＲＥＱＵＥＳＴ−を駆動する、リクエストが適当なと
きに引っ込められるようにプロセッサがバスに対するア
クセスを認められたときにＮＦ、ＥＤ　　ＬＯＣＫの主
張が引っ込められると仮定される。ＬＯＣＫ　　ＲＥＱ
ＵＥＳＴ−が割り込みなしに主張されてバスロックの獲
得における公正さに基礎を提供する時間期間にこのプロ
セッサが一度バスロックを保持した場合には状態素子２
５２はＬＯＣＫ　　ＲＥＱＵＥＳＴ−の主張を禁止する
。

ＬＯＣＫ　　ＤＥＦＥＲはこのプロセッサがＬＯＣＫ　
　ＲＥＱＵＥ’ＳＴ−信号を主張することを禁止し、及
び５．二のプロセッサが次のバラグラフで記載するよう
にバスを獲得することを禁止する６２５２に記録されて
いるこのＬＯＣＫ　　ＤＥＦＥＲ状態はＣＯＮＦＩＲＭ
　　ＬＯＣＫ〜ＨＥＬＤ信号がゲー１−２６２に提供さ
れるときに設定される。

ゲー１〜２６２は、状態素子２５４によるＬ　ＯＣＫＨ
ＥＬＤのこのプロセッサによる主張の期間及び（又は）
”外部ＬＯＣＫ　　ＲＥＱＬＪＥＳＴ−８ＩＧ　Ｎ　Ａ
　Ｌ、の割り込みなしの主張の期間にＬ　ＯＣＫＤＥＦ
ＥＲ状態を維持もする。オーブンコレクタの信号ｌ、Ｏ
ＣＫ　　ＨＥＬＤ−は状態素子２５４がセットされると
きはいつもゲー１−２６４により駆動される。状Ｒ素子
２５４はプロセッサがバスを与えられるとき、即ち、Ａ
ＲＢ　　ＷＩＮが主張されるときにセットされ、そして
、プロセッサはバスロックを必要とする、即ち、ＮＥＥ
Ｄ　　ＬＯＣＫが主張される。ゲート２６６はこれを決
定する。ゲート２６６はＲＥＬＥＡＳＥ　　ＬＯＣＫ信
号がプロセッサにより提供されるまでロック状態の保持
を続ける。状態素子２５６はバスが別のプロセッサによ
るアクセスのためにロックされるときはつねにセットさ
れる。ゲート２６８はＬ　ＯＣＫ　　ＨＯＬＤ信号が主
張されるということを知ることによってこの状態を判別
するが、局部ロック保持の状態素子２５４はセットされ
ない。２５６がセットされるど、ロック獲得プロセッサ
の読み取りが進行するのを許可されない、この決定はゲ
−Ｉ−２７０と２７２の組み合わせにより行われ、そし
て、信号ＬＯＣＫ　　ＡＲＢ　　ＥＮＡＢでバス調停論
理回路に送られる。ＬＯＣＫ　　ＡＲＢ　　ＥＮＡＢは
該プロセッサがバスロックを必要としない、即ち、ＮＥ
ＥＤ　　ＬＯＣＫの主張が解放されるときにつねに設定
される。あるいは又、ＬＯＣＫ　　ＡＲＢ　　ＥＮＡＢ
はバスがロックされないとき、即ち、状態素子２５６が
セラＩ−されないときに、及び、ゲー１−２７２によっ
て２つの条件のいずれかが支配的となるときに設定され
る。その第１の条件は、単に、このプロセッサがバスロ
ックを常に保持しているということ、即ち、状態素子２
５４がセットされているということであり、第２の条件
は事実上ロック獲得の公正さに対する服従が存在しない
、即ち、状態素子２５２により駆動されるＬ　ＯＣＫ　
　Ｄ　Ｅ　Ｆ　Ｅ　Ｒが主張されないということである
。

バス調停要求ブロックはさらに詳しく第５図に示しであ
る。簡単化のために、このブロックはプロセッサが永久
的にバス要求レベル３に固定されているかのごとく示し
である。実際の構成では、付属論理回路が存在してプロ
セッサが任意のレベルで要求することを可能にし、そし
て、この付属論理回路は第５図の詳細に従って提供する
ことができる。又、現在の構成は４つの要求者のみを支
持するが、この数には基本的な限定は存在せず、より多
い、またはより少ない数が適用できる。以下の説明では
、「Ｂレベルの要求者」と「プロセッサ（５２，５４，
５６）」は同意語であると考えるべきである。しかしな
がら、他の構成では、それは又そのようである必要はな
い。

第５図では、５つの状態素子、３００．３０２．３０４
．４０６，３０８が存在し、これらは５つのバスｆｉ’
ｌ　Ｈｒａ　号６１　　Ｂ　Ｒ３−１１３Ｒ１−１Ｂ　
Ｒ。

１−１ＢＲＯ及びＡＲＢ　　ＩＮＨＩＢＩＴ　　Ｂを駆
動し、かつ解釈する。状態素子３００はバス要求フリッ
プフロップである。状態素子３０２．３０４．３０６は
このプロセッサの公正譲歩アルゴリズムで使用される他
のプロセッサバス要求信号の状態をスナップ写真にとる
。状態素子３０８はこのプロセッサがバスのデフォルト
所有者であるかどうかの記録である。

ゲート３２０．３２２．３２４．３２６はその４つのプ
ロセッサの１つがつぎのサイクルでバスを確保できるか
どうかを判別する。ＢＲＯＷＩＮは、すべてのより高い
優先順位の要求（ＢＨ３゜ＢＨ２，ＢＲＩ）が主張され
ない場合、そして、Ｂレベルの要求調停が禁止されない
場合に、即ち、ＡＲＢ　　ＩＮＨＩＢＩＴ　　Ｂが主張
されない場合に、ゲート３２６により主張される。同様
に、ＢＲＩ　　ＷＩＮはゲート３２４により主張され、
ＢＲ２工Ｗ、ＩＮはゲート３２２により主張され、そし
て、ＢＨ３ＷＩＮはゲ〜ｌ−３２０により主張される。

要求レベル３に関連するプロセッサはＡＲＢ　　ＩＮＨ
ＩＢＩＴ　　Ｂが主張される場合にバスの獲得に失敗す
ることが有り得るだけである。

ＡＲＢ　ＩＮＨＩＢＩＴ　　Ｂ＝は２つの理由の１つで
、二のプロセッサよた１ま他のプロセッサによりバスで
主張される。その第１の理由は現在の転送が多数の割り
込みなしのパスサイクルを必要とするということである
。その場合、Ａ　ＲＢ　　Ｉ　Ｎ　ｔ（ＩＢＩＴＢ−及
びＡＲＢ　　ＩＮＩ（ＩＢＩ　　Ａの両方がアドレス／
データ転送ブロック７８により駆動されてバスのなめの
すべての新しい調停を中断する。第２の理由は、「Ａ」
のレベルの要求者がそのバスへのアクセスを望というこ
とである。

もしもどれかのｒ　Ａ　Ｊのレベルの装置がそのバスを
要求する場合、そのバスインターフェースはすべてのｒ
９．レベルの装置の調停を中断するために信号ＡＲＢ　
　ＩＮＨＩＢＩＴ　　Ｂ−をも駆動しなければならない
、この様にして　ｒ　Ａ　Ｊレベルの装置はｒＢ、レベ
ルの装置よりも全体的に高い優先順位を保証される。

バス要求フリップフロップ３００は、プロセッサがその
バスを使用しないとき、即ち、ＷＩＬＬＮＥＥＤ　　Ｂ
ＵＳが主張されたとき、そして、プロセッサはバスの使
用を正に確保していなかったとき、即ち、ＡＲＢ　　Ｗ
ＩＮが主張されなかったとき、及び、プロセッサが他の
３つのプロセッサのどれにも譲歩しないときにセットさ
れる。このイベントの組み合わぜはゲート３１０により
決定される。フリップフロラ１３００が一度セットされ
ると、ゲ−）３１２はバス信号ＢＲ３−を無条件で駆動
して、他のプロセッサが調停を同様に決定することがで
きるようにする。バス要求の譲歩は、ゲート３１４．３
１６又は３１８により駆動される３つの信号のどれかが
主張された場合に事実」ユ存在する。概念的には、これ
らのゲーｌ−が主張されるのは、関連するバス要求信号
が現在主張されて、要求者が次にザービスを受けない場
合、又は、このプロセッサがバスで！＆後に転送をし、
そして１．そのとき以来、許可されたす〜ビスが存在し
ないときに関連するバス要求信号が主張された場合であ
る。特に、例えば、ゲー１−３１４が主張されるのは次
のサイクルにはＢＲ２が主張されてＢＲ２がバスを認め
られない、即ち、ＢＲ２ＷＩＮが主張されず、２つの条
件の１つが支配的である場合である。その第１の条件は
現在のバスサイクルがこのプロセッサにより所有されて
いること、即ち、ＭＹＸＦＥＲが主張されているという
ことである。その第２の条件は状態素子３０２がセット
されてるということである。状態素子３０２がセットさ
ｉするのは、主張されたＢＲ２と主張されないＢＲ２Ｗ
ＩＮの条件がごのプロセッサによる最後のバス動イｔ＝
のときに真であった場合である。この条件の組み合わせ
により、他のすべてのプロセッサのバス要求がそのよう
にする機会を持たなければプロセッサがバスを連続的に
２度再ｙＪ得することがないということが保証される。

状態素子３０８、ＣｔＪＲＲＥＮＴ　　０ＷＮＥＲがセ
ットされるのは、このプロセッサがバスで転送したくな
いものであり、そして、この状態素子３０８が他のｒＢ
、のレベルの要求者がこのバスを獲得するよて′セラ１
−のままであるときである。

特に、ゲート３２８がすでにセラ１−されている場合に
は、又は、現在の転送が（ゲート＼３３３により決定さ
れる）このプ［７セーｙ　？　４こＩ４する場合、そし
て、他のプロセッサが次のサイクルでバスを獲得しない
場合に状態素子３０８のセットが可能となる。他のプロ
セッサはＡＲＢ　　ＩＮＨＩＢＩＴＢが主張されている
ため又は他のプロセッサがバスを要求しないためのいず
れかの理由でバスを獲得することができない、これらの
事象はゲート３３０で組み合わされ、ゲー＝ト３３２は
他のｒＢ。

レベルの要求が存在しないことを検出する。

最後に、ＡＲＢ　　ＷＩＮが主張されるのはこのプロセ
ッサが次のサイクルでバスに対するアクセスを認められ
た場合である。ゲート３３６がその信号を駆動するのは
ロックの獲得が存在し、そして、要求ブロック７４と７
２がＬＯＣＫ　　ＡＲＢＥＮＡＢ信号と駆動し、そして
２プロセツサが別な具合にバスを与えられる場合である
。この条件によりこのブロセッ→Ｊ゛がロックされたバ
スへのアクセスをしないということが保証されるのはプ
ロセッサがロックの獲得を要求する場合である。

ゲート３３４はプロセッサが別な具合にバスを与えらｈ
ｆ、）かどうかに決定する。プロセッサは２つの理由で
そのようにバスを与えられることができる。まず第１の
場合には、プロセッサがバスをｌｊ−えられるものは、
バスが必要とされている（　Ｎ　ＩＦ。

ＥＤ　　Ｂｕｓ）場合にバスを与えられ、関連するバス
要求線が主張され（ＢＲ，３）、及びバスノ優先順位化
論理回路がより高い優先順位の要求者（ＢＲ３ＷＩＮ＞
が存在しないということを述べる場合である。第２の場
合は、デフォルトの所有権の状態である。また、バスが
必要とされなければならない（ＮＥＥＤ　　Ｂｕｓ）場
合、ＡＩ’（１１１Ｎ　ｌｌＩ　Ｂ　Ｉ　Ｔ　　Ｂは存
在してはならない、事実上、このプロセッサはゲート３
２８によりすでに決定されているデフォルトの所有者で
ある。ゲート３３４はこれらの事象のすべてを組み合わ
せる。

【図面の簡単な説明】

第１図は本発明のコンピュータシステムの実施例のブロ
ック線図であり、 第２図はバスインタフェースユニッｉ−の−実施例のブ
ロック線図であり、 第３図はそのバスインタフェースの口・ツク獲得バス調
停ブロックの１実施例の相互接続のプロ・ツク線図であ
り、 第４図は第１図と第２図の実施例の口・ツク獲得ブロッ
ク７４とロック要求プロ・ツク７２のさら番こ。 詳細を示す略図であり、及び 第５図は第１図と第２図の実施例のノくスインタフエー
スのバス調停プロ・ツク７５のさらに詳細を示す。 手続ネｆｌｆｆｌミ書（方式） 平成２年３月２日 １、事件の表示 平成１年特許願第２７８３１９号 ２、発明の名称 バス所有権提供のバス調停方法及びそのＶｔＮ３、補正
をする者 事件との関係　　特許出願人 名　称　アポ口・コンピューター・インコーホレーテッ
ド４゜代理人 住　所　　東京都港区南青山−丁目１番１号５゜ ６゜ 補正命令の日付（） （発送日）平成　２年　２月２７日 補正の対染 願書

Claims (7)

【特許請求の範囲】
1. （１）バス所有権の互いに異なる優先順位を持つ複数の
   接続された装置のうちの選択されたものによってバス所
   有権を提供するバス調停方法において、特定のサイクル
   で第１の装置によりバス要求信号を発生し、 前記特定サイクルで第２の装置によりバス要求信号を発
   生し、 前記第１と第２の装置のうちのより高い優先順位を持つ
   ものに対して前記バスの所有権を認め、より高い優先順
   位の装置のバス所有権の最後の所有権サイクルにおいて
   より低い優先順位の装置に属するバス要求信号を表す信
   号を記憶し、前記より高い優先順位の装置の最後のサイ
   クルの終りにおいて前記第１と第２の装置の他方に対し
   て前記バスの所有権を与え、及び、 バス要求信号を表す前記記憶された信号に対応するバス
   の要求が前記バスの所有権を受けて完了するまで前記第
   １と第２の装置のうちのより高い優先権を持つものによ
   って（続く）バス要求信号の発生を取り止めることを特
   徴とするバス所有権を提供するバス調停方法。
2. （２）バス所有権を要求する複数サイクルの間、現在の
   所有者による調停禁止信号の発生段階をさらに有し、こ
   の複数サイクルの間、他の装置によるバス要求信号の発
   生が禁止されることを特徴とする請求項（１）記載のバ
   ス所有権を提供するバス調停方法。
3. （３）前記バスの最後の所有者に対してデフォルト所有
   権を認める段階をさらに有することを特徴とする請求項
   （１）記載のバス所有権を提供するバス調停方法。
4. （４）互いに異なるバス所有権優先順位を持つ複数のア
   クセス要求装置の１つによるバス所有権の調停装置にお
   いて、 第１の装置のバス要求信号を提供する手段、第２の装置
   のバス要求信号を提供する手段、より高い優先順位を持
   つ前記第１と第２の装置のうちの一方に前記バスの所有
   権を求める手段、より高い優先順位の装置のバスの所有
   権の最後の所有権サイクルにおいてより低い優先順位の
   装置のバス要求信号を記憶する手段、 前記より高い優先順位の装置の最後のサイクルの終りに
   おいて前記第１と第２の装置の他方に対して前記バスの
   所有権を与える手段、及び、低い優先順位の前記記憶さ
   れたバス要求信号に対応するバスの要求が前記バスの所
   有権を受けて完了するまで前記第１と第２の装置のうち
   のより高い優先順位を持つものによってバス要求信号の
   発生を取り止める手段を有することを特徴とするバス所
   有権の調停装置。
5. （５）前記より高い優先順位の装置は、この装置がバス
   所有権を有している間、より低い優先順位の装置による
   バス要求信号の発生を禁止する調停禁止信号を発生する
   手段を有していることを特徴とする請求項（４）記載の
   バス所有権の調停装置。
6. （６）前記複数の装置の各々が前記バスの所有権を認め
   る手段、調停禁止信号を記憶するための手段、及び調停
   禁止信号を発生するための手段を有していることを特徴
   とする請求項（５）記載のバス所有権の調停装置。
7. （７）所有権を認める前記手段は、所有権が、続くサイ
   クルで前記バスのデフォルト所有者として認められた最
   後の要求装置を確立することを特徴とする請求項（６）
   記載のバス所有権の調停装置。