JPH02224103A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH02224103A
JPH02224103A JP1046199A JP4619989A JPH02224103A JP H02224103 A JPH02224103 A JP H02224103A JP 1046199 A JP1046199 A JP 1046199A JP 4619989 A JP4619989 A JP 4619989A JP H02224103 A JPH02224103 A JP H02224103A
Authority
JP
Japan
Prior art keywords
clock
reset
operating
memory
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1046199A
Other languages
English (en)
Inventor
Minoru Fukuda
実 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP1046199A priority Critical patent/JPH02224103A/ja
Publication of JPH02224103A publication Critical patent/JPH02224103A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、中央処理装置の動作クロックをメモリ内に
格納し、電源オンリセット或は手動リセットとともに動
作クロックが自動選択されるようにした情報処理装置に
関する。
[従来の技術] 第4図は、ごく一般に普及している情報処理装置lの基
本構成のうち、中央処理装置2とメモリ3の接続関係を
示すものである、以下、同図にもとづいて、電源オンリ
セットと手動リセットに関連して選択される動作クロッ
クについて、その選択の仕組みについて概略説明する。
中央処理装置2の動作クロックは、基準発振器4の16
MHz発振出力を、縦列接続された2個の2分周器5゜
6にて逐次分周することで得られ、ここで得られた2分
周出力と4分周出力は、いずれか一方がセレクタ回路7
により選択されて、中央処理装置2やリード/ライト制
御部8の各クロック入力端子に送り込まれる。
ところで、セレクタ回路7は、ラッチ回路9にラッチさ
れたクロック選択信号に従って動作クロックを選択する
構成であり、ラッチ回路9のデータ入力端子は、一端が
接地された開閉スイッチSと電源Vccに通ずる抵抗R
の接続点に接続しである。また、ラッチ回路9のクロッ
ク入力端子には、電源オンリセット信号と手動リセット
信号を受けるリセット制御部lOのリセット出力端子が
接続してあり、リセット制御回路lOが電源オンリセッ
ト信号又は手動リセット信号の後縁部を一定時間遅延す
ることで生成するリセット信号が、ラッチ回路9のクロ
ック入力端子に供給されたときに、データ入力端子のハ
イ/ロウに対応するクロック選択信号がラッチされ、セ
レクタ回路7に送り込まれる。
[発明が解決しようとする課題] 上記従来の情報処理装置lは、開閉スイッチSの開閉状
態に応じて8 M Hz又は4 M Hzの2種類のク
ロック信号を選択する構成であり、開閉スイッチSの開
と閉の各状態に対応するクロック情報は、ユーザ側で使
用するプログラムに合わせて自己管理する必要がある。
これは、動作クロック情報がデイスプレィ装置等に画面
表示されないために、開閉スイッチSの開閉状態だけが
クロック周波数を知るための手掛かりになるからであり
、開閉スイッチSとクロック周波数の対応関係を失念し
てしまえば、プログラムの適正な運用が危ぶまれること
があり、さらにまた製造技術の進歩とともにクロック周
波数が高くなるほど、従前から使用されてきた低クロツ
ク周波数動作型プログラムとの互換性維持のため、3種
類以上のマルチクロック周波数化が要求される事態も予
想され、そうしたときに機械的なスイッチ操作により動
作クロックを選択していたのでは、余計混乱を招きやす
いといった課題を抱えていた。
[課題を解決するための手段] この発明は、上記課題を解決したものであり、動作クロ
ックが2種類以上存在する中央処理装置と、この中央処
理装置の動作プログラムや処理データの外に、指定され
た動作クロツクに関するクロック情報を記憶する書き換
え可能なメモリと、電源オンリセット又は手動リセット
に続くリセット期間中に、前記メモリからクロック情報
を読み出すクロック情報読み出し手段と、このクロック
情報読み出し手段が読み出したクロック情報をラッチす
るラッチ手段と、このラッチ手段にラッチされたクロッ
ク情報に対応する動作クロックを選択し、前記中央処理
装置に供給する選択手段とを具備することを特徴とする
ものである。
[作用コ この発明は、動作クロックが2種類以上存在する中央処
理装置の動作クロックのうち、指定された動作クロック
に関するクロック情報を、書き換え可能なメモリに記憶
させ、電源オンリセット又は手動リセットに続くリセッ
ト期間中にメモリから読み出したクロック情報にもとづ
いて動作クロックが選択されるようにし、機械式スイッ
チによらないで動作クロックの選択を可能にする。
[実施例] 以下、この発明の実施例について、第1図ないし第3図
を参照して説明する。第1図は、この発明の情報処理装
置の一実施例を示す回路構成図、第2図は、第1図に示
した回路各部の信号波形図、第3図は、動作クロックの
切り替え手順を示すフローチャートである。
第1図中、情報処理装置IIは、中央処理装置2の動作
プログラム或は処理データを記憶するメモリ3に、動作
クロックに関するクロック情報(この場合、周波数デー
タ)が書き込めるようにしたものであり、従来の開閉ス
イッチSの記憶機能をメモリ3に肩代わりさせるととも
に、動作クロック切り替え機能を周辺装置であるキーボ
ード装置(図示せず)に、また動作クロック表示機能を
デイスプレィ装置(図示せず)にそれぞれ分担させるよ
うにしたものである。実施例では、従来の情報処理装置
1に共通する回路構成部分もあるが、メモリ3にクロッ
ク情報を格納する関係で、中央処理装置2とメモリ3を
結ぶアドレスバスとデータバス及びコントロールバスに
、それぞれアドレス制御部12と双方向バッファ13及
びリード/ライト制御部8が必要である。すなわち、ア
ドレス制御部12に固定アドレスデータを与え、クロッ
ク情報の格納番地を指定したときに、リード/ライト制
御部8からのリード信号をもってメモリ3内のクロック
情報を読み出し、読み出したクロック情報を双方向バッ
ファの手前側で、後述するラッチ手段に送り出せるよう
にしである。
より具体的には、電源オンリセット時又は手動リセット
時にリセット制御部lOがT時遅延して出力するリセッ
ト信号を、インバータ■4にて反転し、これをアドレス
制御部12と双方向バッファ13及びリード/ライト制
御部8に対し同時供給することで、クロック情報がラッ
チされるようにしてあり、実施例の場合、リセット制御
部IOとインバータ14及びアドレス制御部12.双方
向バッファ13.リード/ライト制御部8等がクロック
情報読み出し手段を構成する。
一方、クロック情報をラッチするラッチ手段は、ラッチ
回路9の外に、ラッチクロックを生成するためのラッチ
回路15と2個のナントゲート回路16.17から構成
される。ラッチ回路9が、メモリ3内のクロック情報を
ラッチするラッチタイミングは、リセット期間中の適当
な時期に限定する必要があり、このためラッチクロック
の与え方には工夫が必要である。すなわち、実施例では
、インバータ14にて反転されたリセット信号と電源オ
ンリセット信号とを、ナントゲート回路I6にて論理積
否定し、第2図(E)に示すリセット期間指示信号を形
成する。さらに、このリセット期間指示信号を、2分周
器6の出力をクロックとする2段ラッチ型のラッチ回路
15初段のデータ入力とする。ラッチ回路15初段のI
Q小出力、さらに第2段のデータ入力とされ、初段のI
Q小出力第2段のQ出力をナントゲート回路!7にて論
理積否定することで、第2図(H)に示すラブチクロッ
クが得られる。
従って、第2図(1)に示すように、電源オンリセット
信号の後縁部からリセット信号の後縁部までのリセット
期間Tにおいて、アドレス制御部12からクロック情報
の格納番地を指定するアドレスデータがメモリ3に供給
され、メモリ3から読み出されたクロック情報が、ラッ
チクロックの立ち上がりと同時にラッチ回路9にラッチ
される。
すなわち、従来必要とした開閉スイッチSがなくとも、
中央処理装置2がリセット解除されるまでの間に、セレ
クタ回路7による動作クロックの選択は完了する。
ところで、動作クロックを知りたいとき又は動作クロッ
クを切り替えたいときは、第3図に示した手順に従うと
よい。まず、ステップ(101)においてメモリ3内か
らクロック情報を読み出し、続くステップ(102)に
おいてクロック周波数を判別する。そして、ステップ(
103)又はステップ(104)にて画面表示されるク
ロック周波数を見て判断し、周波数変更の用がない場合
は、ステップ(105)に続くステップ(106)にお
いて、終了キーを操作する。また、周波数変更の用があ
る場合は、ステップ(107)において、キー人力をも
って変更を指示する。その結果、ステップ(10B)に
おいて、メモリ3内に新たに選択された動作クロックに
関するクロック情報が書き込まれる。
ところが、ここではメモリ3内にクロック情報を書き込
んだだけでは、クロック周波数は未だ変更されず、続く
ステップ(109)に示したように、手動リセット操作
を行うことで、新たな動作クロックの選択が完了する。
手動リセット時も、電源オンリセット時と同様、リセッ
ト制御部lOによって指定されるリセット期間中に、上
記手順に従って設定したクロック情報が、メモリ3内か
ら読み出され、ラッチクロックの立ち上がりをもってラ
ッチ回路9にラッチされる。
このように、上記情報処理装置IIは、従来の機械式ス
イッチSの記憶機能をメモリ3に肩代わりさせるととも
に、動作クロック切り替え機能と動作クロック表示機能
を、中央処理装置2の入・出力装置であるキーボード装
置やデイスプレィ装置に分担させることができ、電源オ
ンリセット時や手動リセット時における動作クロックの
自動選択は勿論、メモリ3に格納されるクロック情報を
自由に書き換え、その後に手動リセットを行うことで動
作クロックを変更したり、さらにはクロック情報の確認
も画面を使って随時可能であり、マルチクロック対応の
中央処理装置2を用いる場合等に特に好適である。
[発明の効果コ 以上説明したように、この発明は、動作クロックが2種
類以上存在する中央処理装置の動作クロックのうち、指
定された動作クロックに関するクロック情報を、書き換
え可能なメモリに記憶させ、電源オンリセット又は手動
リセットに続くリセット期間中に、メモリから読み出し
たクロック情報にもとづいて動作クロックが自動選択さ
れるよう構成したから、従来の機械式スイッチの記憶機
能をメモリに肩代わりさせるとともに、動作クロック切
り替え機能と動作クロック表示機能を、中央処理装置の
人・出力装置であるキーボード装置やデイスプレィ装置
に分担させることができ、電源オンリセット時や手動リ
セット時における動作クロックの自動選択は勿論、メモ
リに格納されるクロック情報を自由に書き換え、その後
に手動リセットを行うことで動作クロックを変更したり
、さらにはクロック情報の確認も画面を使って随時可能
であり、マルチクロック対応の中央処理装置を用いる場
合等に特に好適である等の優れた効果を奏する。
【図面の簡単な説明】
第1図は、この発明の情報処理装置の一実施例を示す回
路構成図、第2図は、第1図に示した回路各部の信号波
形図、第3図は、動作クロックの切り替え手順を示すフ
ローチャート、第4図は、従来の情報処理装置の一例を
示す回路構成図である。 211.中央処理装置、3.、、メモリ、7゜セレクタ
回路、8.、、リード/ライト制御部。 930.ラッチ回路、10.、、リセット制御部。 11、、、情報処理装置、12.、、アドレス制御部、
13.、、双方向バッファ、14.、、インバータ、1
5.、、ラッチ回路、16.17゜ナントゲート回路。

Claims (1)

    【特許請求の範囲】
  1. 動作クロックが2種類以上存在する中央処理装置と、こ
    の中央処理装置の動作プログラムや処理データの外に、
    指定された動作クロックに関するクロック情報を記憶す
    る書き換え可能なメモリと、電源オンリセット又は手動
    リセットに続くリセット期間中に、前記メモリからクロ
    ック情報を読み出すクロック情報読み出し手段と、この
    クロック情報読み出し手段が読み出したクロック情報を
    ラッチするラッチ手段と、このラッチ手段にラッチされ
    たクロック情報に対応する動作クロックを選択し、前記
    中央処理装置に供給する選択手段とを具備する情報処理
    装置。
JP1046199A 1989-02-27 1989-02-27 情報処理装置 Pending JPH02224103A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1046199A JPH02224103A (ja) 1989-02-27 1989-02-27 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1046199A JPH02224103A (ja) 1989-02-27 1989-02-27 情報処理装置

Publications (1)

Publication Number Publication Date
JPH02224103A true JPH02224103A (ja) 1990-09-06

Family

ID=12740409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1046199A Pending JPH02224103A (ja) 1989-02-27 1989-02-27 情報処理装置

Country Status (1)

Country Link
JP (1) JPH02224103A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001285971A (ja) * 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001285971A (ja) * 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
KR930008042B1 (ko) 마이크로 콘트롤러 유닛
JP2621894B2 (ja) マイクロコンピュータ
JPH02224103A (ja) 情報処理装置
JPH0394303A (ja) タイミング発生装置
KR20050059081A (ko) 재구성가능 전자 장치
JPH01290040A (ja) ディジタル信号切換回路
JPS623458B2 (ja)
JPH06324906A (ja) シングルチップマイクロコンピュータ
JPH01239485A (ja) 大規模集積回路
JP3066063U (ja) 回復能力を有するフラッシュメモリ
JPH05334888A (ja) 半導体集積回路
KR0157878B1 (ko) 메모리용 레디신호 발생회로
KR920003287B1 (ko) 더블 쉬프터 로직회로
JPH0317719A (ja) マイクロコンピュータ
JPH0520474A (ja) 1チツプマイクロコンピユータ
JPH0369212A (ja) プログラマブル・カウンタ回路
JPH05226599A (ja) ワンタイムprom
JPH01181146A (ja) シングルチップマイクロコンピュータ
JP3283505B2 (ja) マイクロコンピュータ
JPH0212436A (ja) 半導体装置
JP2001022479A (ja) 情報処理装置
JPH07175748A (ja) マイクロコンピュータシステム
JPH03217988A (ja) 1チップマイクロコンピュータ
JPH0997176A (ja) マイクロコンピュータの割り込み処理装置
KR19990071031A (ko) 프로그램 메모리를 업 데이트하기 위한 메모리 스위칭장치 및 제어방법