JPH02224249A - Ｓｉ基板の製造方法 - Google Patents
Ｓｉ基板の製造方法Info
- Publication number
- JPH02224249A JPH02224249A JP31012989A JP31012989A JPH02224249A JP H02224249 A JPH02224249 A JP H02224249A JP 31012989 A JP31012989 A JP 31012989A JP 31012989 A JP31012989 A JP 31012989A JP H02224249 A JPH02224249 A JP H02224249A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- substrate
- precipitation
- concentration
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 229910052710 silicon Inorganic materials 0.000 title description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title 1
- 239000010703 silicon Substances 0.000 title 1
- 238000010438 heat treatment Methods 0.000 claims abstract description 85
- 239000013078 crystal Substances 0.000 claims abstract description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 4
- 239000001301 oxygen Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 15
- 238000001556 precipitation Methods 0.000 abstract description 35
- 230000007547 defect Effects 0.000 abstract description 24
- 230000015572 biosynthetic process Effects 0.000 abstract description 15
- 238000009826 distribution Methods 0.000 abstract description 12
- 238000011282 treatment Methods 0.000 abstract description 12
- 238000005516 engineering process Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005247 gettering Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000002244 precipitate Substances 0.000 description 4
- 238000004566 IR spectroscopy Methods 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 241000473391 Archosargus rhomboidalis Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 240000008881 Oenanthe javanica Species 0.000 description 1
- 241000718541 Tetragastris balsamifera Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000003325 tomography Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造に用いられるＳｉ基板の製
造方法に関し、特に、ゲッタリグ能力の強化されたＳｉ
基板を製造するための前熱処理に関するものである。
造方法に関し、特に、ゲッタリグ能力の強化されたＳｉ
基板を製造するための前熱処理に関するものである。
今日、大規模集積回路等の半導体装置は、極めて高い清
浄度のもとで製造されているが、極微量の汚染不純物（
例えば、鉄、ニッケル、銅等の重金属）がＳｉ基板に取
り込まれ、これが種々の結晶欠陥を誘起し、あるいは、
深い準位を形成して、製造される半導体装置の電気特性
（薄い酸化膜の絶縁耐圧、ｐ−ｎ接合のリーク等）を劣
化させたり、製品歩留り低下の原因となる事が知られて
いる。
浄度のもとで製造されているが、極微量の汚染不純物（
例えば、鉄、ニッケル、銅等の重金属）がＳｉ基板に取
り込まれ、これが種々の結晶欠陥を誘起し、あるいは、
深い準位を形成して、製造される半導体装置の電気特性
（薄い酸化膜の絶縁耐圧、ｐ−ｎ接合のリーク等）を劣
化させたり、製品歩留り低下の原因となる事が知られて
いる。
この様な汚染不純物を素子形成領域から除去する技術と
してゲッタリング技術があり、そのひとつとしてイント
リンシック・ゲッタリンク（Ｉｎｔｒｉ−ｎｓｉｃ Ｇ
ｅｅｔｔｅｒｉｎｇ以下ＩＧと記す）が広く知られてい
る。ＩＧは、ＬＳＩ製造に広く用いられているチョクラ
ルスキー法（Ｃｚｏｃｈｒａｌｓｋｉ Ｍｅｔｈｏｄ）
にょるＳｉ単結晶から製造されたＳｉ基板に過飽和状態
で含有される１〜２×１０目ａｔｏｍｓ／ｃｎｉ程度の
格子間酸素（Ｉｎｔｅｒｓｔｉｔｉａｌ Ｏｘｙｇｅｎ
以下Ｏｉと記す）が、析出核を中心に析出する事で生じ
る結晶欠陥に汚染不純物を捕獲・固着する技術である。
してゲッタリング技術があり、そのひとつとしてイント
リンシック・ゲッタリンク（Ｉｎｔｒｉ−ｎｓｉｃ Ｇ
ｅｅｔｔｅｒｉｎｇ以下ＩＧと記す）が広く知られてい
る。ＩＧは、ＬＳＩ製造に広く用いられているチョクラ
ルスキー法（Ｃｚｏｃｈｒａｌｓｋｉ Ｍｅｔｈｏｄ）
にょるＳｉ単結晶から製造されたＳｉ基板に過飽和状態
で含有される１〜２×１０目ａｔｏｍｓ／ｃｎｉ程度の
格子間酸素（Ｉｎｔｅｒｓｔｉｔｉａｌ Ｏｘｙｇｅｎ
以下Ｏｉと記す）が、析出核を中心に析出する事で生じ
る結晶欠陥に汚染不純物を捕獲・固着する技術である。
なお、本明細書に記載されているＯｉ濃度はＡＳ Ｔ
Ｍ （Ａｍｅｒｉｃａｎ ５ｔａｎｄａｒｄｓ ｆｏｒ
Ｔｅｓｔｉｎｇ ａｎｄＭｅａｓｕｒｅｍｅｎｔ）旧
規格の赤外換算係数４．８Ｘ１０”ａｔｏｍｓ／ ｃｍ
−’を用い赤外分光法で求められる値であり、赤外分光
法以外の分析法で測定された値については全て赤外分光
法で求められる値に換算されているものとする。
Ｍ （Ａｍｅｒｉｃａｎ ５ｔａｎｄａｒｄｓ ｆｏｒ
Ｔｅｓｔｉｎｇ ａｎｄＭｅａｓｕｒｅｍｅｎｔ）旧
規格の赤外換算係数４．８Ｘ１０”ａｔｏｍｓ／ ｃｍ
−’を用い赤外分光法で求められる値であり、赤外分光
法以外の分析法で測定された値については全て赤外分光
法で求められる値に換算されているものとする。
通常、ＩＧを利用する場合、素子形成領域でＯｉ析出が
生ずるとデバイス特性の劣化、製品歩留りの低下を招く
恐れがある。従って、１１００℃程度の一定温度でＳｉ
基板表面のＯｉを外方拡散させ、かつ、Ｓｉ単結晶成長
時に結晶内に形成される潜在析出核を縮小あるいは消滅
させる熱処理が施される。
生ずるとデバイス特性の劣化、製品歩留りの低下を招く
恐れがある。従って、１１００℃程度の一定温度でＳｉ
基板表面のＯｉを外方拡散させ、かつ、Ｓｉ単結晶成長
時に結晶内に形成される潜在析出核を縮小あるいは消滅
させる熱処理が施される。
これは一般に溶体化処理と呼ばれるが、全ての潜在析出
核が完全に消滅する事はない。続いて、この状態ではＯ
ｉ析出核が縮小しているため、後の素子製造工程の熱処
理中のＯｌの析出速度が著しく低下し、充分なＯｉ析出
が得られずゲッタリング効果が減少するため、５５０℃
〜９５０℃の比較的低温の熱処理でＯｉ析出核を再形成
もしくは成長させ、Ｏｉ析出を促がす処理が施される。
核が完全に消滅する事はない。続いて、この状態ではＯ
ｉ析出核が縮小しているため、後の素子製造工程の熱処
理中のＯｌの析出速度が著しく低下し、充分なＯｉ析出
が得られずゲッタリング効果が減少するため、５５０℃
〜９５０℃の比較的低温の熱処理でＯｉ析出核を再形成
もしくは成長させ、Ｏｉ析出を促がす処理が施される。
これは、一般に核形成処理と呼ばれるが、Ｓｉ基板表面
のＯｌは外方拡散されているため、素子形成領域でＯｉ
析出核が形成される確率は極めて低い。さらに、１００
０℃〜１１５０℃程度の熱処理でＯｉを析出させ、後の
素子製造工程でのＯｉ析出を安定化させる熱処理が行わ
れる場合もある。
のＯｌは外方拡散されているため、素子形成領域でＯｉ
析出核が形成される確率は極めて低い。さらに、１００
０℃〜１１５０℃程度の熱処理でＯｉを析出させ、後の
素子製造工程でのＯｉ析出を安定化させる熱処理が行わ
れる場合もある。
以上の様な熱処理は、Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａ
ｌ ｏｆ ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ、Ｖｏｉ、２
３．Ｎｏ、］（１９８４）ｐｐ、Ｌ９〜Ｌｌ １あるい
は、特公平１−１９２６５等で提案されており、素子形
成後のＳｉ基板表面にはデヌーデット・ゾーン（Ｄｅｎ
ｕｄｅｄ Ｚｏｎｅ以下、ＤＺと記す）と呼ばれる表面
無欠陥層が形成され、Ｓｉ基板内部には高密度の結晶欠
陥が形成される。
ｌ ｏｆ ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ、Ｖｏｉ、２
３．Ｎｏ、］（１９８４）ｐｐ、Ｌ９〜Ｌｌ １あるい
は、特公平１−１９２６５等で提案されており、素子形
成後のＳｉ基板表面にはデヌーデット・ゾーン（Ｄｅｎ
ｕｄｅｄ Ｚｏｎｅ以下、ＤＺと記す）と呼ばれる表面
無欠陥層が形成され、Ｓｉ基板内部には高密度の結晶欠
陥が形成される。
上述した従来の製造方法によるＤＺＩＧ基板では、高温
の溶体化処理の後、低温の核形成処理が施される事から
、Ｓｉ基板表面、即ち、素子形成領域において、溶体化
処理時に縮小はしたが、消滅せずに残存している潜在析
出核が、核形成処理時に大きく成長し、後の工程におい
て、この潜在析出核にＯｉが析出して、素子形成領域に
もＯ１析出起因の結晶欠陥が誘起されやすいという欠点
がある。
の溶体化処理の後、低温の核形成処理が施される事から
、Ｓｉ基板表面、即ち、素子形成領域において、溶体化
処理時に縮小はしたが、消滅せずに残存している潜在析
出核が、核形成処理時に大きく成長し、後の工程におい
て、この潜在析出核にＯｉが析出して、素子形成領域に
もＯ１析出起因の結晶欠陥が誘起されやすいという欠点
がある。
例えば、１１８０℃ ４時間の溶体化処理を行った場合
、Ｓｉ基板のＯ１濃度は外方拡散により極表面では極め
て低濃度になるが、バルク側から常にＯｌの供給がある
ため、表面からの深さ５μｍの位置ではＯｉ濃度は５〜
６ Ｘ １０ ”ａｔｏｍｓ／ｃｎ？程度となり、深さ
方向に向ってＯｉ濃度は急激に増加する（第１図参照）
。素子製造工程ではＯｉ析出が進行しやすい１０００℃
前後の熱処理が多用されるが、１０００℃でのＯｉのＳ
ｉへの固溶限が３〜４ Ｘ Ｉ Ｏ”ａｔｏｍｓ／ｃｎ
？である事から、保さ５μｍ付近の領域では、析出速度
は遅いもののＯｉ析出による結晶欠陥が発生する。一般
に今日の大規模集積回路では、素子形成領域の保さは表
面から２〜３μｍ程度と見積られるが、仮に、素子形成
領域より深い保さ５μｍの位置にＯｉ析出物が形成され
たとしても、Ｏ１析出物からは転位が発生し、素子製造
工程中に容易に素子領域に達し、素子の特性劣化をもた
らす。また、近年、素子分離やメモリ素子の容量部の形
成に用いられるトレンチ構造は、Ｓｉ基板上に数μｍ〜
士数戸数μｍ程度を形成し、素子の構成要素とするもの
で、素子形成領域は保くなる傾向にあり、上述のＳｉ基
板浅部に発生するＯｉ析出起因結晶欠陥の影響を直接的
に受ける。
、Ｓｉ基板のＯ１濃度は外方拡散により極表面では極め
て低濃度になるが、バルク側から常にＯｌの供給がある
ため、表面からの深さ５μｍの位置ではＯｉ濃度は５〜
６ Ｘ １０ ”ａｔｏｍｓ／ｃｎ？程度となり、深さ
方向に向ってＯｉ濃度は急激に増加する（第１図参照）
。素子製造工程ではＯｉ析出が進行しやすい１０００℃
前後の熱処理が多用されるが、１０００℃でのＯｉのＳ
ｉへの固溶限が３〜４ Ｘ Ｉ Ｏ”ａｔｏｍｓ／ｃｎ
？である事から、保さ５μｍ付近の領域では、析出速度
は遅いもののＯｉ析出による結晶欠陥が発生する。一般
に今日の大規模集積回路では、素子形成領域の保さは表
面から２〜３μｍ程度と見積られるが、仮に、素子形成
領域より深い保さ５μｍの位置にＯｉ析出物が形成され
たとしても、Ｏ１析出物からは転位が発生し、素子製造
工程中に容易に素子領域に達し、素子の特性劣化をもた
らす。また、近年、素子分離やメモリ素子の容量部の形
成に用いられるトレンチ構造は、Ｓｉ基板上に数μｍ〜
士数戸数μｍ程度を形成し、素子の構成要素とするもの
で、素子形成領域は保くなる傾向にあり、上述のＳｉ基
板浅部に発生するＯｉ析出起因結晶欠陥の影響を直接的
に受ける。
仮に、溶体化処理の温度を低温化すれば、Ｏｉ固溶限は
低下し素子形成領域のＯｉは低濃度化する傾向を持つが
、Ｏｉの拡散速度が低下し極めて長時間の熱処理が必要
となる上、１１００℃以下の温度では溶体化（析出核の
縮小）と同時に、サイズの大きい潜在析出核に対する○
ｉ析出も同時に進行し素子形成領域の結晶欠陥発生の原
因となる。
低下し素子形成領域のＯｉは低濃度化する傾向を持つが
、Ｏｉの拡散速度が低下し極めて長時間の熱処理が必要
となる上、１１００℃以下の温度では溶体化（析出核の
縮小）と同時に、サイズの大きい潜在析出核に対する○
ｉ析出も同時に進行し素子形成領域の結晶欠陥発生の原
因となる。
溶体化温度を高温化すれば、Ｏｉの拡散速度は高まるが
、Ｏｉ固溶限も高濃度化し、素子形成領域のＯｉ低濃度
化には不利である。
、Ｏｉ固溶限も高濃度化し、素子形成領域のＯｉ低濃度
化には不利である。
本発明のＳｉ基板の製造方法は、Ｃ２結晶より切り出さ
れたＳｉ基板に対し、第１の熱処理として１１００℃以
上で所望の時間熱処理を施し、続いて第２の熱処理とし
て第１の熱処理より低温でかつ９５０℃以上の温度範囲
で所望の時間熱処理を施す事を特徴としている。
れたＳｉ基板に対し、第１の熱処理として１１００℃以
上で所望の時間熱処理を施し、続いて第２の熱処理とし
て第１の熱処理より低温でかつ９５０℃以上の温度範囲
で所望の時間熱処理を施す事を特徴としている。
また、熱処理されるＳｉ基板のＯ１濃度が１６．ＯＸ
１０１Ｔａｔｏｍｓ／−以上であれば、第１の熱処理及
び第２の熱処理のみで充分なりＺと残存する縮小した析
出核に対するＯｉ析出で内部の結晶欠陥を形成できるが
、１６． ＯＸ １０ ”ａｔｏｍｓ／ｃｆｆ１未満の
場合には、第２の熱処理の後に９５０℃未満の温度で充
分な濃度でＯｉが残留しているＳｉ基板内部に析出核を
再形成あるいは成長させる熱処理を追加する事が望まし
い。これは、Ｏｉ濃度が１６．ＯＸ １０ ”ａｔｏｍ
ｓ／ｃｒｄ未満のＳｉ基板では潜在析出核の密度及びサ
イズが小さく、第１．第２の熱処理だけでは、後の素子
製造工程で充分なＯ１析出が得られず、ゲッタリング効
果が低下する場合があるためである。第３の熱処理は、
Ｏ１濃度が１６．Ｏｘ ｌ Ｏｌｙａｔｏｍｓ／ｌｙ８
以上の場合にも適用可能であるが、後の素子製造工程で
Ｏｉ析出が過度に進行し、Ｓｉ基板に塑性変形が生じな
いよう第１〜第３の熱処理条件を適宜調整する必要があ
る。
１０１Ｔａｔｏｍｓ／−以上であれば、第１の熱処理及
び第２の熱処理のみで充分なりＺと残存する縮小した析
出核に対するＯｉ析出で内部の結晶欠陥を形成できるが
、１６． ＯＸ １０ ”ａｔｏｍｓ／ｃｆｆ１未満の
場合には、第２の熱処理の後に９５０℃未満の温度で充
分な濃度でＯｉが残留しているＳｉ基板内部に析出核を
再形成あるいは成長させる熱処理を追加する事が望まし
い。これは、Ｏｉ濃度が１６．ＯＸ １０ ”ａｔｏｍ
ｓ／ｃｒｄ未満のＳｉ基板では潜在析出核の密度及びサ
イズが小さく、第１．第２の熱処理だけでは、後の素子
製造工程で充分なＯ１析出が得られず、ゲッタリング効
果が低下する場合があるためである。第３の熱処理は、
Ｏ１濃度が１６．Ｏｘ ｌ Ｏｌｙａｔｏｍｓ／ｌｙ８
以上の場合にも適用可能であるが、後の素子製造工程で
Ｏｉ析出が過度に進行し、Ｓｉ基板に塑性変形が生じな
いよう第１〜第３の熱処理条件を適宜調整する必要があ
る。
なお、本発明が適用できるＯｉ濃度の上限は１９、５
Ｘ １０ ”ａｔｏｍｓ／ｃｎｔ以下であり、これを越
えるＯｉ濃度では、第１の熱処理の時点でＯｉの異常析
出が生じ、ＤＺ幅が狭くなりＳｉ基板表面にもＯｉ析出
による結晶欠陥が発生する。
Ｘ １０ ”ａｔｏｍｓ／ｃｎｔ以下であり、これを越
えるＯｉ濃度では、第１の熱処理の時点でＯｉの異常析
出が生じ、ＤＺ幅が狭くなりＳｉ基板表面にもＯｉ析出
による結晶欠陥が発生する。
第１図は本発明におけるＳｉ基板の表面から内部に向っ
てのＯｉ濃度分布の変化を概念的に示したものである。
てのＯｉ濃度分布の変化を概念的に示したものである。
図中、破線は第１の熱処理後のＯｉ濃度分布、実線は第
１の熱処理後に行なわれる第２の熱処理後のＯｉ濃度分
布である。第１の熱処理後より第２の熱処理後の方が、
Ｓｉ基板表面のＯ１濃度が低下しており、より内部まで
Ｏｉは低濃度化が進行している。なお、第３の熱処理後
のＯｉ濃度分布は処理温度が低い事から、第２の熱処理
後からほとんど変化していない。図中には第１の熱処理
時間を単に長くした場合、即ち従来技術の場合のＯ１濃
度分布も示したが、この場合は、低Ｏｉ濃度領域は若干
拡張するが、表面のＯｉ濃度の変化は無く、本発明の方
が素子形成領域に相当するＳｉ基板表面の低Ｏｉ濃度領
域が拡張されている。
１の熱処理後に行なわれる第２の熱処理後のＯｉ濃度分
布である。第１の熱処理後より第２の熱処理後の方が、
Ｓｉ基板表面のＯ１濃度が低下しており、より内部まで
Ｏｉは低濃度化が進行している。なお、第３の熱処理後
のＯｉ濃度分布は処理温度が低い事から、第２の熱処理
後からほとんど変化していない。図中には第１の熱処理
時間を単に長くした場合、即ち従来技術の場合のＯ１濃
度分布も示したが、この場合は、低Ｏｉ濃度領域は若干
拡張するが、表面のＯｉ濃度の変化は無く、本発明の方
が素子形成領域に相当するＳｉ基板表面の低Ｏｉ濃度領
域が拡張されている。
なお、第１の熱処理と第２の熱処理が独立に行われると
、Ｓｉ基板は間熱処理の間に一度室温に冷却される。第
２の熱処理の際に室温から熱処理温度まで昇温される過
程でＯｉ析出核が最も形成、成長しやすい６００℃〜９
００℃の温度領域の熱処理を受ける事になるため、Ｓｉ
基板表面領域でＯｉ析出による結晶欠陥発生の可能性が
高くなる。従って、第１．第２の熱処理は同一熱処理炉
内で連続して一括に処理される事が望ましい。
、Ｓｉ基板は間熱処理の間に一度室温に冷却される。第
２の熱処理の際に室温から熱処理温度まで昇温される過
程でＯｉ析出核が最も形成、成長しやすい６００℃〜９
００℃の温度領域の熱処理を受ける事になるため、Ｓｉ
基板表面領域でＯｉ析出による結晶欠陥発生の可能性が
高くなる。従って、第１．第２の熱処理は同一熱処理炉
内で連続して一括に処理される事が望ましい。
次に本発明について実施例を挙げて説明する。
第１の実施例では、直径１５０＋ｎｍ、Ｏｉ濃度１８ｘ
１０ ”ａｔｏｍｓ／ａｄのＰ型Ｓｉ基板に第１の熱
処理として１１８０℃ ４時間、連続した第２の熱処理
として１０５０℃ ６時間の溶体化処理を行った。従来
技術との比較のため同じＳｉ基板に１１８０℃ ６時間
７００℃ １０時間の熱処理を施した試料も作製した
。これらのＳｉ基板上に、深さ５μｍのウェルを用いた
ＣＭＯＳメモリデバイスを製造し、その歩留りを比較し
た所、本実施例のＳｉ基板は従来技術によるＳｉ基板よ
りも約ＩＯ％の良品率向上を見、本発明の優位性が確か
められた。
１０ ”ａｔｏｍｓ／ａｄのＰ型Ｓｉ基板に第１の熱
処理として１１８０℃ ４時間、連続した第２の熱処理
として１０５０℃ ６時間の溶体化処理を行った。従来
技術との比較のため同じＳｉ基板に１１８０℃ ６時間
７００℃ １０時間の熱処理を施した試料も作製した
。これらのＳｉ基板上に、深さ５μｍのウェルを用いた
ＣＭＯＳメモリデバイスを製造し、その歩留りを比較し
た所、本実施例のＳｉ基板は従来技術によるＳｉ基板よ
りも約ＩＯ％の良品率向上を見、本発明の優位性が確か
められた。
さらにこれら歩留り評価の完了したＳｉ基板をヘキ開し
、ライトエッチを行ったＳｉ基板断面での結晶欠陥分布
を調査した。第２図に、この時のＳｉ基板表面からの結
晶欠陥密度分布を示した。
、ライトエッチを行ったＳｉ基板断面での結晶欠陥分布
を調査した。第２図に、この時のＳｉ基板表面からの結
晶欠陥密度分布を示した。
ここで言う欠陥密度は、表面から５μｍ＠の視野“内で
観察された欠陥数から計算された値である。
観察された欠陥数から計算された値である。
本実施例では、深さ２０ ／Ｊ ｍまで完全に無欠陥が
達成されており素子形成領域はＤＺ内に存在していた。
達成されており素子形成領域はＤＺ内に存在していた。
これに対し従来技術によるＳｉ基板では、深さ５μｍで
既に低密度ながら欠陥発生が認められた。また欠陥密度
の増加のしかたが本実施例では深さ３０μｍから急峻に
立ち上がっているのに対し、従来技術のものでは、表面
近傍から緩やかに増加する傾向があり、これは第１図に
示したような熱処理後のＯｉ濃度分布を反映するもので
ある。
既に低密度ながら欠陥発生が認められた。また欠陥密度
の増加のしかたが本実施例では深さ３０μｍから急峻に
立ち上がっているのに対し、従来技術のものでは、表面
近傍から緩やかに増加する傾向があり、これは第１図に
示したような熱処理後のＯｉ濃度分布を反映するもので
ある。
次に本発明の第２の実施例について述べる。本実施例で
はＯ１濃度１５．７ Ｘ １０ ”ａｔｏｍｓ／ ｃｎ
ｔのＳｉ基板に対して、第１の熱処理として１２００℃
４時間、連続した第２の熱処理として■０５０℃６時間
、第３の熱処理として７００℃ １０時間の熱処理を施
した。なお、第３の熱処理を行わなかった試料も作製し
た。これらのＳｉ基板上に厚さ１２０人の薄いＳｉＯ２
膜を熱酸化で形成し、面積０．１ ｃｕｔの多結晶Ｓｉ
を電極とするＭＯＳダイオードを作製し、薄い５ｉＱ２
膜の絶縁耐圧を調べた。従来技術による参照試作として
は、やはりＯ１濃度１５ゴＸ １０ ”ａｔｏｍｓ／ｃ
ｆｆｌのＳｉ基板に１２００℃ ５時間、７００℃ １
０時間の熱処理を施したものを用い、同一条件で作製さ
れたＭＯＳダイオードの絶縁耐圧を調べた。
はＯ１濃度１５．７ Ｘ １０ ”ａｔｏｍｓ／ ｃｎ
ｔのＳｉ基板に対して、第１の熱処理として１２００℃
４時間、連続した第２の熱処理として■０５０℃６時間
、第３の熱処理として７００℃ １０時間の熱処理を施
した。なお、第３の熱処理を行わなかった試料も作製し
た。これらのＳｉ基板上に厚さ１２０人の薄いＳｉＯ２
膜を熱酸化で形成し、面積０．１ ｃｕｔの多結晶Ｓｉ
を電極とするＭＯＳダイオードを作製し、薄い５ｉＱ２
膜の絶縁耐圧を調べた。従来技術による参照試作として
は、やはりＯ１濃度１５ゴＸ １０ ”ａｔｏｍｓ／ｃ
ｆｆｌのＳｉ基板に１２００℃ ５時間、７００℃ １
０時間の熱処理を施したものを用い、同一条件で作製さ
れたＭＯＳダイオードの絶縁耐圧を調べた。
第３図は、これらの試料の絶縁耐圧の測定結果である。
第３の熱処理まで施したＳｉ基板では、比較的中電界（
４〜８ＭＶ／Ｃｍ）で破壊するモードのものは皆無で全
てがほぼ５ｉＯｚ膜の真性耐圧であったのに対し、従来
技術によるものでは約１５％みられた。この差は、熱酸
化時にＳｉ基板の極表面に存在するＯｉ析出物がＳｉ０
ｇ膜に取り込まれ耐圧不良を誘発する事を従来技術では
完全に克服できていない事を示すものである。また、本
実施例において第３の熱処理を省略した場合では中電界
で破壊されるモードの不良が１０％程度みられたが、こ
れはゲッタリング効果の不足により重金属等の汚染が完
全に除去できなかった事による。この事は、耐圧測定後
、Ｓｉ基板内部の結晶欠陥密度をライトエッチにより測
定した所１０’ケ／ ｃｎｔ〜３Ｘ１０’ケ／ ｃｎｔ
の欠陥しか観察されなかった事から確認された。
４〜８ＭＶ／Ｃｍ）で破壊するモードのものは皆無で全
てがほぼ５ｉＯｚ膜の真性耐圧であったのに対し、従来
技術によるものでは約１５％みられた。この差は、熱酸
化時にＳｉ基板の極表面に存在するＯｉ析出物がＳｉ０
ｇ膜に取り込まれ耐圧不良を誘発する事を従来技術では
完全に克服できていない事を示すものである。また、本
実施例において第３の熱処理を省略した場合では中電界
で破壊されるモードの不良が１０％程度みられたが、こ
れはゲッタリング効果の不足により重金属等の汚染が完
全に除去できなかった事による。この事は、耐圧測定後
、Ｓｉ基板内部の結晶欠陥密度をライトエッチにより測
定した所１０’ケ／ ｃｎｔ〜３Ｘ１０’ケ／ ｃｎｔ
の欠陥しか観察されなかった事から確認された。
次に本発明の第３の実施例について述べる。本実施例で
はＯｉ濃度１８．５ Ｘ １０１７ａｔｏｍｓ／ ｃｎ
ｔのＳｉ基板に第１の熱処理として１１８０℃ ４時間
、第２の熱処理として１０５０℃ ６時間の熱処理を施
した。この時、第１の熱処理と第２の熱処理を連続して
一括処理した試料と、核々を分割した処理とし一度室温
まで冷却した後第２熱処理を施した試料とを作製した。
はＯｉ濃度１８．５ Ｘ １０１７ａｔｏｍｓ／ ｃｎ
ｔのＳｉ基板に第１の熱処理として１１８０℃ ４時間
、第２の熱処理として１０５０℃ ６時間の熱処理を施
した。この時、第１の熱処理と第２の熱処理を連続して
一括処理した試料と、核々を分割した処理とし一度室温
まで冷却した後第２熱処理を施した試料とを作製した。
これらの試料について、０ＭＯ８製造工程の熱処理を加
えた後、ヘキ開し、レーザートモグラフィー（応用物理
、第５５巻、第６号、１９８６年 ｐ５４２参照）によ
り内部の結晶欠陥を観察した。その結果、連続−括処理
の場合ＤＺ幅は３８〜４５μｍ（試料数２０）であった
のに対し分割処理の場合は５〜３５μｍ（試料数２０）
でバラツキも大きかった。これは分割処理の場合、第２
の熱処理時、室温から１０５０℃までの昇温過程で析出
核の再形成・成長が起こりＯｉ析出が促進された事によ
る。バラツキの増加については、複数のＳｉ基板が熱処
理炉に入る際、その人炉順によって個々のＳｉ基板が受
ける熱処理の条件（温度１時間）が微妙に変化するため
形成されるＯ１析出核の特性が不均一となるためである
。
えた後、ヘキ開し、レーザートモグラフィー（応用物理
、第５５巻、第６号、１９８６年 ｐ５４２参照）によ
り内部の結晶欠陥を観察した。その結果、連続−括処理
の場合ＤＺ幅は３８〜４５μｍ（試料数２０）であった
のに対し分割処理の場合は５〜３５μｍ（試料数２０）
でバラツキも大きかった。これは分割処理の場合、第２
の熱処理時、室温から１０５０℃までの昇温過程で析出
核の再形成・成長が起こりＯｉ析出が促進された事によ
る。バラツキの増加については、複数のＳｉ基板が熱処
理炉に入る際、その人炉順によって個々のＳｉ基板が受
ける熱処理の条件（温度１時間）が微妙に変化するため
形成されるＯ１析出核の特性が不均一となるためである
。
以上の結果から、第１の熱処理と第２の熱処理は連続し
た一括処理である必要のある事が分かる。
た一括処理である必要のある事が分かる。
！発明の効果〕
以上説明したように、本発明によるＳｉ基板の製造方法
ではＤＺを形成するための溶体化処理を高温の第１の熱
処理と、これに連続した第１の熱処理より低温の第２の
熱処理の一括２段階処理とする事で、素子形成領域のＯ
ｉ析出起因の結晶欠陥を完全に抑制し、これによる素子
特性劣化、製品歩留りの低下を改善できる効果がある。
ではＤＺを形成するための溶体化処理を高温の第１の熱
処理と、これに連続した第１の熱処理より低温の第２の
熱処理の一括２段階処理とする事で、素子形成領域のＯ
ｉ析出起因の結晶欠陥を完全に抑制し、これによる素子
特性劣化、製品歩留りの低下を改善できる効果がある。
第１図は本発明の概念を示すため、核熱処理を施した時
のＳｉ基板表面から内部へ向ってのＯｉ濃度分布を示し
た図である。第２図はＳｉ基板表面から内部へ向っての
結晶欠陥密度の分布を示した図で、本発明の第１の実施
例と従来技術との比較を示した図である。第３図（Ａ）
〜（Ｃ）は本発明の第２の実施例と従来技術からなるＳ
ｉ基板での３２０２膜の絶縁耐圧分布の比較を示した図
である。 代理人 弁理士 内 原 晋 丼 ２ 薗 θ （表面） １０〃３θ 摩さ（ｔＬ帽） 一一−−−第ｔの黒処理稜 一第２ｄ鯛団暗 一−−芹１／７熱処理／１時昨俵 茅 ｌ ｇ Ｌ’！、 ） ＃３ １１！Ｕ
のＳｉ基板表面から内部へ向ってのＯｉ濃度分布を示し
た図である。第２図はＳｉ基板表面から内部へ向っての
結晶欠陥密度の分布を示した図で、本発明の第１の実施
例と従来技術との比較を示した図である。第３図（Ａ）
〜（Ｃ）は本発明の第２の実施例と従来技術からなるＳ
ｉ基板での３２０２膜の絶縁耐圧分布の比較を示した図
である。 代理人 弁理士 内 原 晋 丼 ２ 薗 θ （表面） １０〃３θ 摩さ（ｔＬ帽） 一一−−−第ｔの黒処理稜 一第２ｄ鯛団暗 一−−芹１／７熱処理／１時昨俵 茅 ｌ ｇ Ｌ’！、 ） ＃３ １１！Ｕ
Claims (1)
- 【特許請求の範囲】 （１）チョクラルスキー法で製造されたＳｉ単結晶から
切り出されたＳｉ基板に、第１の熱処理として１１００
℃以上の温度で熱処理を施し、第２の熱処理として、第
１の熱処理より低くかつ９５０℃以上の温度で熱処理を
施す事を特徴とするＳｉ基板の製造方法 （２）前記第１、第２の熱処理の後、さらに９００℃未
満の温度で第３の熱処理が追加される事を特徴とする請
求項１記載のＳｉ基板の製造方法（３）前記第１、第２
の熱処理もしくは、第１乃至第３の熱処理を施すＳｉ基
板が１６．０〜１９．５×１０＾１＾７ａｔｏｍｓ／ｃ
ｍ＾３の格子間酸素を含有している事を特徴とする請求
項１又は２記載のＳｉ基板の製造方法 （４）前記第１、第２の熱処理が同一熱処理装置内で連
続して行われる事を特徴とする請求項１、２又は３記載
のＳｉ基板の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31012989A JPH02224249A (ja) | 1988-11-29 | 1989-11-28 | Ｓｉ基板の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30310288 | 1988-11-29 | ||
| JP63-303102 | 1988-11-29 | ||
| JP31012989A JPH02224249A (ja) | 1988-11-29 | 1989-11-28 | Ｓｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02224249A true JPH02224249A (ja) | 1990-09-06 |
Family
ID=26563395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31012989A Pending JPH02224249A (ja) | 1988-11-29 | 1989-11-28 | Ｓｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02224249A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5649532A (en) * | 1979-09-28 | 1981-05-06 | Toshiba Corp | Manufacture of silicon substrate |
| JPS57188827A (en) * | 1981-05-15 | 1982-11-19 | Nec Corp | Manufacture of semiconductor device |
| JPS58222529A (ja) * | 1982-06-21 | 1983-12-24 | Hitachi Ltd | 半導体基板の製造方法 |
| JPS603130A (ja) * | 1983-06-03 | 1985-01-09 | モトロ−ラ・インコ−ポレ−テツド | シリコン・ウエ−ハの無欠陥表面層の形成法 |
-
1989
- 1989-11-28 JP JP31012989A patent/JPH02224249A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5649532A (en) * | 1979-09-28 | 1981-05-06 | Toshiba Corp | Manufacture of silicon substrate |
| JPS57188827A (en) * | 1981-05-15 | 1982-11-19 | Nec Corp | Manufacture of semiconductor device |
| JPS58222529A (ja) * | 1982-06-21 | 1983-12-24 | Hitachi Ltd | 半導体基板の製造方法 |
| JPS603130A (ja) * | 1983-06-03 | 1985-01-09 | モトロ−ラ・インコ−ポレ−テツド | シリコン・ウエ−ハの無欠陥表面層の形成法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100573473B1 (ko) | 실리콘 웨이퍼 및 그 제조방법 | |
| EP0948037B1 (en) | Method for manufacturing a silicon epitaxial wafer | |
| US6641888B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer. | |
| JPH0684925A (ja) | 半導体基板およびその処理方法 | |
| JPS6255697B2 (ja) | ||
| JPWO2000055397A1 (ja) | シリコンウエーハの製造方法及びシリコンウエーハ | |
| JPH01202828A (ja) | 半導体装置の製造方法 | |
| KR20000057350A (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
| JPH07335657A (ja) | シリコンウェーハの熱処理方法およびシリコンウェーハ | |
| JPH11168106A (ja) | 半導体基板の処理方法 | |
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| JPH10229093A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| US4666532A (en) | Denuding silicon substrates with oxygen and halogen | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2001253795A (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| US4564416A (en) | Method for producing a semiconductor device | |
| US20120049330A1 (en) | Silicon wafer and method for producing the same | |
| US5574307A (en) | Semiconductor device and method of producing the same | |
| KR20050015983A (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| KR20020060244A (ko) | 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼 | |
| JPH02224249A (ja) | Ｓｉ基板の製造方法 | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JPH05129404A (ja) | ウエーハの評価方法 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPH01298726A (ja) | 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置 |