JPH02224253A - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JPH02224253A JPH02224253A JP4299389A JP4299389A JPH02224253A JP H02224253 A JPH02224253 A JP H02224253A JP 4299389 A JP4299389 A JP 4299389A JP 4299389 A JP4299389 A JP 4299389A JP H02224253 A JPH02224253 A JP H02224253A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- semiconductor
- thin film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はエネルギビームを用いた薄膜半導体装置の製造
方法に係り、特にレーザアニールなどにおける光プロセ
スに関する。
方法に係り、特にレーザアニールなどにおける光プロセ
スに関する。
従来は特開昭６２−２０６８１３号公報に記載のように
、薄膜トランジスタの半導体層をビームアニルで再結晶
化する当り、空気中の不純物が混入しないように半導体
層に保護膜を設けて行っていた。
、薄膜トランジスタの半導体層をビームアニルで再結晶
化する当り、空気中の不純物が混入しないように半導体
層に保護膜を設けて行っていた。
アニール後、この保護膜を除去して、ゲート絶縁膜を設
けて、ゲート膜を形成する。この際、保護膜の特性とし
て。
けて、ゲート膜を形成する。この際、保護膜の特性とし
て。
■ エネルギービームの透過性が良いこと。
■ エネルギービームに対して２反射防止の役目になる
こと。
こと。
■ 再結晶化すべき半導体層の物質とヌレが良いこと。
■ アニール後に容易に除去出来ること。
が要求される。
そのため、一般に５ｉｎ２．ＳｉＮ、Ｗ膜などが用いら
れる。
れる。
又、ゲート絶縁膜の特性として
■ 絶縁耐圧が十分であること。
■ 再結晶すべき半導体層の物質とヌレが良いなど半導
体層と、良い界面が出来ること。
体層と、良い界面が出来ること。
が要求される。
そのため、Ｓｉｎ、が最も一般に使われている。
レーザ照射の保護膜、ゲート絶縁膜はそれぞれの目的に
合せ、その材料及び膜の厚さが使われている。そのため
、膜の形成は別々のプロセスで行われている。その結果
、プロセス数が多いことに問題があった。又、上述保護
膜のエツチング工程において、半導体層の損傷やエツチ
ングによる汚染などの問題があった。
合せ、その材料及び膜の厚さが使われている。そのため
、膜の形成は別々のプロセスで行われている。その結果
、プロセス数が多いことに問題があった。又、上述保護
膜のエツチング工程において、半導体層の損傷やエツチ
ングによる汚染などの問題があった。
本発明の目的は、保護膜とゲート絶縁膜を同−膜にする
ことによって、プロセス数を低減し、又保護膜のエツチ
ング工程をなくすことによって。
ことによって、プロセス数を低減し、又保護膜のエツチ
ング工程をなくすことによって。
清浄な半導体−絶縁膜界面を得ようとすることである。
本発明の他の目的は、適切に膜の厚さを選択することに
よって、光照射の効率を最高に保ちながら、耐圧力を持
つゲート絶縁膜を得ることにある。
よって、光照射の効率を最高に保ちながら、耐圧力を持
つゲート絶縁膜を得ることにある。
上記目的を達成するために以下の手段を用いた。
すなわちアニールすべき半導体膜層の上に１３００Å以
上、１７００Å以下のシリコン酸化膜を形成しゲート絶
縁膜として使われる。
上、１７００Å以下のシリコン酸化膜を形成しゲート絶
縁膜として使われる。
このシリコン酸化膜を通して、波長３０８ｎｍの紫外光
を照射して、半導体膜層をアニールしてこのシリコン酸
化膜をレーザ光照射様保護として使用し、その後、その
絶縁膜上にゲート電極を設はレーザ照射領域の前記シリ
コン酸化膜をそのままゲート絶縁膜として用いる方法で
ある。
を照射して、半導体膜層をアニールしてこのシリコン酸
化膜をレーザ光照射様保護として使用し、その後、その
絶縁膜上にゲート電極を設はレーザ照射領域の前記シリ
コン酸化膜をそのままゲート絶縁膜として用いる方法で
ある。
以下９本発明の作用について説明する。
半導体膜表面には種々の不純物が吸着しており。
半導体膜上を堆積させると、これらの不純物が半導体−
絶縁物の界面準位を形成する。しかし、レーザによって
半導体層をアニールすると、界面付近の不純物は半導体
の厚さ方法に拡散し、ＭＯ８構造によって半導体−絶縁
物界面に誘起されたキャリアはトラップされる確立が減
る。このため。
絶縁物の界面準位を形成する。しかし、レーザによって
半導体層をアニールすると、界面付近の不純物は半導体
の厚さ方法に拡散し、ＭＯ８構造によって半導体−絶縁
物界面に誘起されたキャリアはトラップされる確立が減
る。このため。
キャリアの移動度は増加し、トランジスタのしきい電圧
は減少する。ここで、絶縁膜をエツチングにより除き、
新たにゲート絶縁膜を堆積させると。
は減少する。ここで、絶縁膜をエツチングにより除き、
新たにゲート絶縁膜を堆積させると。
半導体−絶縁膜界面にはエツチングによる損傷が入るだ
けでなく、再度、不純物が取込まれることになる。した
がって、キャリアの移動度は減少し。
けでなく、再度、不純物が取込まれることになる。した
がって、キャリアの移動度は減少し。
トランジスタのしきい電圧は増加する。
レーザ光が酸化シリコン膜を通して、半導体膜に照射さ
れる際に、干渉効果によって、半導体層に到達する光の
強度は変る。この干渉効果は、入射光の波長、酸化シリ
コンと半導体膜の光学係数及び酸化シリコンの厚さに依
存する。
れる際に、干渉効果によって、半導体層に到達する光の
強度は変る。この干渉効果は、入射光の波長、酸化シリ
コンと半導体膜の光学係数及び酸化シリコンの厚さに依
存する。
波長３０８ｎｍの光を膜に垂直に照射する場合。
酸化シリコンの厚さ（ｄ）と半導体膜表面に到達すする
光の強度（Ｔ）（シリコン膜の透光率）との間、第２図
に示すように次のような関係がある。
光の強度（Ｔ）（シリコン膜の透光率）との間、第２図
に示すように次のような関係がある。
Ｔが最大になる条件は：
ｄ＝５２０Ｘ （１＋２Ｎ）人。
Ｎ＝０．１，２．・・・
Ｔが最小になる条件は：
ｄ＝１０４０ｘ人、Ｎ＝０，１，２． ・・・すなわち
、酸化シリコン膜の厚さ（ｄ）が ５２０人、１５６０
人、・・・の時、最も光照射の効率が良いである。又、
計算の制度を考慮に入れたら。
、酸化シリコン膜の厚さ（ｄ）が ５２０人、１５６０
人、・・・の時、最も光照射の効率が良いである。又、
計算の制度を考慮に入れたら。
それぞれ、５００人＜ｄ＜７５０人及び、１３００人＜
ｄ＜１８００人の範囲になる。
ｄ＜１８００人の範囲になる。
一方、多結晶シリコンで構成されるＴＰＴの場合、ゲー
ト電圧は約１０〜５０Ｖである。この電圧で絶縁破壊を
起こさせないためにはゲート絶縁膜を１２００人〜１７
００人の酸化シリコンにすればよい。しかもしきい電圧
はさきほど上昇しないで済むことが分かった。
ト電圧は約１０〜５０Ｖである。この電圧で絶縁破壊を
起こさせないためにはゲート絶縁膜を１２００人〜１７
００人の酸化シリコンにすればよい。しかもしきい電圧
はさきほど上昇しないで済むことが分かった。
以上によって、光照射保護膜とゲート絶縁膜の共通膜と
して、酸化シリコンを１５００± ２００人、シリコン
膜の上に形成し、その上から３０８ｎｍのレーザ光を照
射し、ゲート膜を設ければ。
して、酸化シリコンを１５００± ２００人、シリコン
膜の上に形成し、その上から３０８ｎｍのレーザ光を照
射し、ゲート膜を設ければ。
保護膜とゲート絶縁膜の良法の機能が得られる。
又、保護膜とゲート絶縁膜を一つの膜にすること＆とよ
って、プロセスを１つ低減出来る。
って、プロセスを１つ低減出来る。
以下２本発明の一実施例を第１図により説明する。第１
図に示すように、歪点５８０℃のガラス基板（１）の上
に、ＬＰＣＶＤ法により、約１５００人の厚さのアモル
ファスシリコン膜（２）を堆積させた後、このシリコン
膜をホット、エッチの工程によって、島切った。このシ
リコン膜の上にＡＰＣＶＤ法により酸化シリコンＩＩＩ
（３）を１５６０人デポした。この酸化シリコン膜（
３）の上から波長３０８ｎｍのエキシマレーザを３００
ｍＪ／ｃｍ”の強度で照射し、アモルファスシリコン膜
（２）をアニールした。この際第２図に示すように、ア
モルファスシリコン膜上の酸化シリコン膜の厚さが１３
００℃Å以上、１８００Å以下であれば、レーザ光の透
光率が最も良い。このため、効率良くシリコン膜をアニ
ールできた。
図に示すように、歪点５８０℃のガラス基板（１）の上
に、ＬＰＣＶＤ法により、約１５００人の厚さのアモル
ファスシリコン膜（２）を堆積させた後、このシリコン
膜をホット、エッチの工程によって、島切った。このシ
リコン膜の上にＡＰＣＶＤ法により酸化シリコンＩＩＩ
（３）を１５６０人デポした。この酸化シリコン膜（
３）の上から波長３０８ｎｍのエキシマレーザを３００
ｍＪ／ｃｍ”の強度で照射し、アモルファスシリコン膜
（２）をアニールした。この際第２図に示すように、ア
モルファスシリコン膜上の酸化シリコン膜の厚さが１３
００℃Å以上、１８００Å以下であれば、レーザ光の透
光率が最も良い。このため、効率良くシリコン膜をアニ
ールできた。
その後、第３図の薄膜トランジスターの断面構造図に示
すように、酸化シリコン膜３をそのままゲート絶縁膜に
し、そのゲート電極様にＬＰＧＶＤシリコン膜を１００
０人堆積させる（３４）。ホト、エッチ工程によって素
子部を形成し、イオン打ち込み法によりＰ（リン）を３
０ｋｅＶのエネルギーで５Ｘ１０’のドース量を与える
。その上にキャッピング膜（３５）を１０００人形成し
た後。
すように、酸化シリコン膜３をそのままゲート絶縁膜に
し、そのゲート電極様にＬＰＧＶＤシリコン膜を１００
０人堆積させる（３４）。ホト、エッチ工程によって素
子部を形成し、イオン打ち込み法によりＰ（リン）を３
０ｋｅＶのエネルギーで５Ｘ１０’のドース量を与える
。その上にキャッピング膜（３５）を１０００人形成し
た後。
６００”Ｃ，２４時に於て、ソース（３１）、ドレイ（
３２）領域の不純物活性化を行う。その後。
３２）領域の不純物活性化を行う。その後。
ＡＱ配線（３６）Ｌ、透明電極ＩＴＯを堆積させる。ホ
トエッチ工程によって液晶デイスプレィ様ＴＰＴを形成
する。
トエッチ工程によって液晶デイスプレィ様ＴＰＴを形成
する。
上述した実施例では、照射光の波長は３０８ｎｍとした
が、それ以外の波長の光の場合も本発明は使える。たと
えば、波長が２４８．４ｎｍのｋｒＦレーザの場合、最
適酸化シリコン膜の厚さは１２００Å以上１４００１以
下である。
が、それ以外の波長の光の場合も本発明は使える。たと
えば、波長が２４８．４ｎｍのｋｒＦレーザの場合、最
適酸化シリコン膜の厚さは１２００Å以上１４００１以
下である。
さらに、上述実施例では、再結晶すべき半導体層（２）
をシリコン膜としたが、それ以外の任意好適な材料の半
導体層としても良い。
をシリコン膜としたが、それ以外の任意好適な材料の半
導体層としても良い。
本発明によれば、レーザ照射保護間とゲート絶縁膜を同
−膜にすることが出来るので、プロセスの低減が出来る
。
−膜にすることが出来るので、プロセスの低減が出来る
。
又、レーザ照射保護膜のエツチング工程をなくしたこと
によって、この工程によって起こる半導体層の損傷、汚
染の起こる可能性がなくした。
によって、この工程によって起こる半導体層の損傷、汚
染の起こる可能性がなくした。
さらに、光の干渉効果を利用して、酸化シリコン膜の厚
さを１３００Å以上、１７００Å以下すなわち、光の透
光率の最も良い厚さにすることによって、光照射エネル
ギーを最大限に利用することが出来る。
さを１３００Å以上、１７００Å以下すなわち、光の透
光率の最も良い厚さにすることによって、光照射エネル
ギーを最大限に利用することが出来る。
第１図は本発明を示すレーザ照射時の半導体を構成する
膜の断面図である。第２図はシリコン膜上に形成される
酸化シリコン（Ｓｉｎ２）膜の厚さとその膜を透過する
波長３０８ｎｍの光の透過光強度の関係を示す図である
。第３図は本発明を応用した一実施例（ＴＰＴ）の断面
構造図である。 ２・・・保護膜、ゲート絶縁膜となる酸化シリコン膜、
４・・・レーザ光、３４・・・ゲート電極膜図面の浄書
（内容に変更なし７ 茅 Ｉ 目 ３、・・ 酢顕イヒしリコン用１ ４、・し−デ光 手続補正書（方式） ％式％ 薄膜半導体装置の製造方法 名 輌（５＋Ｏ＋殊武会社 日 立 製 作 所 居 所（〒１ｆＸｌｌ東京都千代田区丸の内−丁目５番１号
（内容に変更なし） 第 目 龍々Ｌシリコン 喋厚 ＜Ａ） 茅 固
膜の断面図である。第２図はシリコン膜上に形成される
酸化シリコン（Ｓｉｎ２）膜の厚さとその膜を透過する
波長３０８ｎｍの光の透過光強度の関係を示す図である
。第３図は本発明を応用した一実施例（ＴＰＴ）の断面
構造図である。 ２・・・保護膜、ゲート絶縁膜となる酸化シリコン膜、
４・・・レーザ光、３４・・・ゲート電極膜図面の浄書
（内容に変更なし７ 茅 Ｉ 目 ３、・・ 酢顕イヒしリコン用１ ４、・し−デ光 手続補正書（方式） ％式％ 薄膜半導体装置の製造方法 名 輌（５＋Ｏ＋殊武会社 日 立 製 作 所 居 所（〒１ｆＸｌｌ東京都千代田区丸の内−丁目５番１号
（内容に変更なし） 第 目 龍々Ｌシリコン 喋厚 ＜Ａ） 茅 固
Claims (1)
- 【特許請求の範囲】 １、絶縁基板上に形成される薄膜半導体装置の製造方法
において、薄膜半導体装置を形成する半導体膜の上にシ
リコン酸化膜を形成した後、その膜を通して、光を照射
して、半導体膜をアニールし、光照射領域のシリコン酸
化膜をそのままゲート絶縁膜にすることを特徴とする薄
膜半導体装置の製造方法。 ２、絶縁基板上に形成される薄膜半導体装置を製造する
方法において、薄膜半導体装置を形成する半導体膜の上
に、厚さが１０００Å以上、２０００Å以下の範囲でか
つ、照射する光の波長をλとしたときに、膜厚が λ／５．９４×ｎ±２００Å（ｎ＝１、２、３、・・・
）となるようにシリコン酸化膜を形成した後、その膜を
通して前記波長入の光を照射して、半導体膜をアニール
し、光照射領域のシリコン酸化膜をそのままゲート絶縁
膜にするとことを特徴とする薄膜半導体装置の製造方法
。 ３、絶縁基板上に形成される薄膜半導体装置を製造する
方法において、薄膜半導体装置を形成する半導体膜の上
に、厚さ１３００Å以上、１７００Å以下のシリコン酸
化膜を形成した後、その膜を通して波長３０８ｎｍの光
を照射して半導体膜をアニールし、光照射領域のシリコ
ン酸化膜をそのままゲート絶縁膜として使用することを
特徴とする薄膜半導体装置の製造方法。 ４、請求項２において、上記半導体膜をシリコン膜にす
ることを特徴とする薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4299389A JPH02224253A (ja) | 1989-02-27 | 1989-02-27 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4299389A JPH02224253A (ja) | 1989-02-27 | 1989-02-27 | 薄膜半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02224253A true JPH02224253A (ja) | 1990-09-06 |
Family
ID=12651552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4299389A Pending JPH02224253A (ja) | 1989-02-27 | 1989-02-27 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02224253A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6168980B1 (en) | 1992-08-27 | 2001-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6562672B2 (en) * | 1991-03-18 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
| US6964890B1 (en) | 1992-03-17 | 2005-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| WO2008132862A1 (ja) * | 2007-04-25 | 2008-11-06 | Sharp Kabushiki Kaisha | 半導体装置およびその製造方法 |
-
1989
- 1989-02-27 JP JP4299389A patent/JPH02224253A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6562672B2 (en) * | 1991-03-18 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
| US6964890B1 (en) | 1992-03-17 | 2005-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7564057B1 (en) | 1992-03-17 | 2009-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an aluminum nitride film |
| US6168980B1 (en) | 1992-08-27 | 2001-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7329906B2 (en) | 1992-08-27 | 2008-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7416907B2 (en) | 1992-08-27 | 2008-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| WO2008132862A1 (ja) * | 2007-04-25 | 2008-11-06 | Sharp Kabushiki Kaisha | 半導体装置およびその製造方法 |
| JPWO2008132862A1 (ja) * | 2007-04-25 | 2010-07-22 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US8575614B2 (en) | 2007-04-25 | 2013-11-05 | Sharp Kabushiki Kaisha | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0523768B1 (en) | Thin-film transistor manufacture | |
| US5776803A (en) | Manufacture of electronic devices comprising thin-film circuitry on a polymer substrate | |
| US6504175B1 (en) | Hybrid polycrystalline and amorphous silicon structures on a shared substrate | |
| US5945711A (en) | Semiconductor device and a manufacturing method for the same | |
| US6133620A (en) | Semiconductor device and process for fabricating the same | |
| US6140668A (en) | Silicon structures having an absorption layer | |
| JPS6259896B2 (ja) | ||
| JP2001085702A (ja) | トップゲート形ポリシリコン薄膜トランジスター製造方法 | |
| US5985701A (en) | Process for fabricating liquid crystal electro-optical device comprising complementary thin film field effect transistors | |
| JP3348531B2 (ja) | 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法 | |
| JP2867264B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH02224253A (ja) | 薄膜半導体装置の製造方法 | |
| JP2009048199A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JPS63314862A (ja) | 薄膜トランジスタの製造方法 | |
| JP3141979B2 (ja) | 半導体装置およびその作製方法 | |
| JP3404928B2 (ja) | 薄膜集積回路の製造方法 | |
| JPH09133928A5 (ja) | ||
| JP2734357B2 (ja) | 薄膜トランジスタの製造方法及び多結晶シリコン膜の製造方法 | |
| JP2871262B2 (ja) | 薄膜トランジスタの製造方法 | |
| EP0955674B1 (en) | Fabrication of hybrid polycrystalline and amorphous silicon structures | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JP3360677B2 (ja) | 薄膜半導体素子の製造方法 | |
| JP2007311541A (ja) | 基板装置およびその製造方法 | |
| JP3393834B2 (ja) | 半導体装置の作製方法 | |
| JPH0388322A (ja) | 熱処理方法 |