JPH0222537B2 - - Google Patents
Info
- Publication number
- JPH0222537B2 JPH0222537B2 JP55040894A JP4089480A JPH0222537B2 JP H0222537 B2 JPH0222537 B2 JP H0222537B2 JP 55040894 A JP55040894 A JP 55040894A JP 4089480 A JP4089480 A JP 4089480A JP H0222537 B2 JPH0222537 B2 JP H0222537B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- resist pattern
- forming
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はサブミクロン領域の電極幅を有する交
差指電極の形成方法に関する。
差指電極の形成方法に関する。
（従来の技術と発明が解決しようとする問題点）
近年半導体素子等においては集束度・高速度の
向上のためにサブミクロン領域の幅をもつ電極の
形成技術が要求されている。ところがサブミクロ
ン領域の線幅の交差指電極の形成となると、露光
の近接効果のために電極の密集度により電極幅が
露光幅と異なつて形成されてしまい、良好な交差
指電極が形成できないという問題があつた（例え
ば「第26回応用物理学関係連合講演会講演予稿
集」、29p−ｓ−６、1979年春）。
向上のためにサブミクロン領域の幅をもつ電極の
形成技術が要求されている。ところがサブミクロ
ン領域の線幅の交差指電極の形成となると、露光
の近接効果のために電極の密集度により電極幅が
露光幅と異なつて形成されてしまい、良好な交差
指電極が形成できないという問題があつた（例え
ば「第26回応用物理学関係連合講演会講演予稿
集」、29p−ｓ−６、1979年春）。
本発明の目的は電極幅精度のよい交差指電極の
形成方法を提供することにある。
形成方法を提供することにある。
（問題点を解決するための手段）
本発明によれば、単純な繰り返しのライン・ア
ンド・スペースの第１のパターンを形成する工程
と、その上に外部接続用電極部以外に覆うレジス
トの第２のパターンを形成し、該第２のレジスト
パターンをマスクとして外部接続用電極部中に存
在する前記第１のパターンのラインを除去する工
程と、該第２のレジストパターンを突き合わせ部
及びデバイス領域外部のみを覆う第３のレジスト
パターンに変形する工程と、該第３のレジストパ
ターンと該第１のパターンを用いて導体材料を被
着する工程と、該第３のレジストパターンと該第
１のパターンを除去する工程とを有する交差指電
極の形成方法が得られる。
ンド・スペースの第１のパターンを形成する工程
と、その上に外部接続用電極部以外に覆うレジス
トの第２のパターンを形成し、該第２のレジスト
パターンをマスクとして外部接続用電極部中に存
在する前記第１のパターンのラインを除去する工
程と、該第２のレジストパターンを突き合わせ部
及びデバイス領域外部のみを覆う第３のレジスト
パターンに変形する工程と、該第３のレジストパ
ターンと該第１のパターンを用いて導体材料を被
着する工程と、該第３のレジストパターンと該第
１のパターンを除去する工程とを有する交差指電
極の形成方法が得られる。
（実施例）
以下、本発明における交差指電極の形成方法を
図面を用いて詳細に説明する。
図面を用いて詳細に説明する。
第１図のごとき交差指電極を得たいものとす
る。ここで１は外部接続用電極、２は交差指電
極、３は突き合わせ部を示す。交差指電極幅が１
ミクロン以上の従来の交差指電極を形成する場合
には第１図のパターンのとおりに露光すれば第１
図のようなレジストパターンが形成できた。しか
しながら、交差指電極幅がサブミクロン領域と微
細になつてくると各交差指電極の露光パターンの
相互作用（露光のかぶりの影響）が無視できなく
なる。（これは近接効果と呼ばれている）。即ち、
第８図ａにみられるように、交差指電極幅がサブ
ミクロンオーダーであるにもかかわらず１ミクロ
ン以上の場合と同じように第１図の斜線の領域を
露光し現像すると、第８図ａの斜線の領域のよう
に交差指電極の近接しているところは７０１のよ
うに電極幅が太くなり、露光現像のばらつき等の
通常の工程変動により、電極指が隣と部分的につ
ながつてしまい不良になりやすくなる。一方、全
体の露光量を小さくして露光すれば電極指がつな
がつてしまうということはおこらないが、第８図
ｂの７０２のように突き合わせ部の隣の電極幅が
細くなり、露光・現像のばらつき等の通常の工程
変動により、電極指が部分的に断線しやすくなり
不良になりやすくなるという問題があつた。
る。ここで１は外部接続用電極、２は交差指電
極、３は突き合わせ部を示す。交差指電極幅が１
ミクロン以上の従来の交差指電極を形成する場合
には第１図のパターンのとおりに露光すれば第１
図のようなレジストパターンが形成できた。しか
しながら、交差指電極幅がサブミクロン領域と微
細になつてくると各交差指電極の露光パターンの
相互作用（露光のかぶりの影響）が無視できなく
なる。（これは近接効果と呼ばれている）。即ち、
第８図ａにみられるように、交差指電極幅がサブ
ミクロンオーダーであるにもかかわらず１ミクロ
ン以上の場合と同じように第１図の斜線の領域を
露光し現像すると、第８図ａの斜線の領域のよう
に交差指電極の近接しているところは７０１のよ
うに電極幅が太くなり、露光現像のばらつき等の
通常の工程変動により、電極指が隣と部分的につ
ながつてしまい不良になりやすくなる。一方、全
体の露光量を小さくして露光すれば電極指がつな
がつてしまうということはおこらないが、第８図
ｂの７０２のように突き合わせ部の隣の電極幅が
細くなり、露光・現像のばらつき等の通常の工程
変動により、電極指が部分的に断線しやすくなり
不良になりやすくなるという問題があつた。
本発明はこの近接効果の問題を以下のようにす
るここにより解決している。
るここにより解決している。
まず、基板上にレジストを塗布し、露光・現像
して第２図のごときライン１１とスペース１２が
単純に繰り返された第１のパターンを形成する。
このようなライン・アンド・スペースパターンは
制御すべきパターンパラメータが１つであるの
で、そのパターン幅がサブミクロンオーダーであ
つても形成は比較的容易である。
して第２図のごときライン１１とスペース１２が
単純に繰り返された第１のパターンを形成する。
このようなライン・アンド・スペースパターンは
制御すべきパターンパラメータが１つであるの
で、そのパターン幅がサブミクロンオーダーであ
つても形成は比較的容易である。
次に、この上にレジストを塗布し、第３図のご
とき外部接続用電極部以外を覆うレジストの第２
のパターンを露光・現像して形成する。ここで１
４はレジストがのこる領域、１５はレジストが除
去される領域（スペース）である。このときの前
記第１のパターンと前記第２のパターンとの位置
合わせは第４図のように行なう。
とき外部接続用電極部以外を覆うレジストの第２
のパターンを露光・現像して形成する。ここで１
４はレジストがのこる領域、１５はレジストが除
去される領域（スペース）である。このときの前
記第１のパターンと前記第２のパターンとの位置
合わせは第４図のように行なう。
次に、この第２のレジストパターンをマスクと
して外部接続用電極部中に存在する前記第１のパ
ターンのラインを除去する。この方法としては、
種々存在する。第１のパターンをレジストで形成
している場合には、第１のパターンのレジストと
第２のパターンのレジストとをそれぞれ適宜に選
択することにより行なうことも可能である。例え
ば、第１のパターンとしてPMMAレジストのラ
イン・アンド・スペースパターンを用い、第２の
レジストパターンをAZ1350（シツプレー社、商品
名）を用いてパターン形成し、しかる後遠紫外線
を一括照射すると、第２のレジストパターンをマ
スクとして外部接続用電極部中に存在する第１の
レジストパターンのみが露光されるので、これを
現像する（第１のパターンのレジストの現像液
で）ことにより行なうことも可能である（例えば
J.Vac.Sci.Technol.、Vol.16、No.６、1669〜1671
ページ、1979年参照）。
して外部接続用電極部中に存在する前記第１のパ
ターンのラインを除去する。この方法としては、
種々存在する。第１のパターンをレジストで形成
している場合には、第１のパターンのレジストと
第２のパターンのレジストとをそれぞれ適宜に選
択することにより行なうことも可能である。例え
ば、第１のパターンとしてPMMAレジストのラ
イン・アンド・スペースパターンを用い、第２の
レジストパターンをAZ1350（シツプレー社、商品
名）を用いてパターン形成し、しかる後遠紫外線
を一括照射すると、第２のレジストパターンをマ
スクとして外部接続用電極部中に存在する第１の
レジストパターンのみが露光されるので、これを
現像する（第１のパターンのレジストの現像液
で）ことにより行なうことも可能である（例えば
J.Vac.Sci.Technol.、Vol.16、No.６、1669〜1671
ページ、1979年参照）。
又、第１の単純な繰り返しのライン・アンド・
スペースパターンを、露光・現像により形成した
レジストパターンをマスクとして下地層をエツチ
ングして形成する場合には、第２のパターンを形
成するレジストとしては比較的任意に選べ、この
第２のレジストパターンをマスクとしてエツチン
グにより行なうことも可能である。
スペースパターンを、露光・現像により形成した
レジストパターンをマスクとして下地層をエツチ
ングして形成する場合には、第２のパターンを形
成するレジストとしては比較的任意に選べ、この
第２のレジストパターンをマスクとしてエツチン
グにより行なうことも可能である。
次に、第２のレジストパターンを第５図のごと
く突き合わせ部とデバイス領域外部のみを覆う第
３のレジストパターンになるように露光・現像を
行なう。（このときの現像条件は第２のレジスト
パターンを形成するときも弱いことが望ましい）。
この第３のレジストパターンの位置合わせの状態
を示すのが第６図である。ここで１７はレジスト
がのこる領域、１８はレジストが除去される領域
（スペース）である。
く突き合わせ部とデバイス領域外部のみを覆う第
３のレジストパターンになるように露光・現像を
行なう。（このときの現像条件は第２のレジスト
パターンを形成するときも弱いことが望ましい）。
この第３のレジストパターンの位置合わせの状態
を示すのが第６図である。ここで１７はレジスト
がのこる領域、１８はレジストが除去される領域
（スペース）である。
次に、この第３のレジストパターンと第１のパ
ターンとを用いて、これらのパターンのスペース
領域に従つてリフトオフ法又は電着法により導体
材料を被着し、しかる後これらのパターン材料を
除去することにより、所望の交差指電極が得られ
る。
ターンとを用いて、これらのパターンのスペース
領域に従つてリフトオフ法又は電着法により導体
材料を被着し、しかる後これらのパターン材料を
除去することにより、所望の交差指電極が得られ
る。
なお、第３図と第５図に示す第２、第３のレジ
ストパターンを第７図のごとく１つのマスクで形
成しておくと、１回の位置合わせのみで所望の交
差指電極を形成できる。ここで３１は不透明部、
３２は透明部、３３は半透明部である。なんとな
ればこのような露光用マスクで露光すれば、第１
回目の現像で第３図のごとく第２のパターンが得
られ、第２回目の現像により第５図のごとき第３
のパターンが得られるからである。
ストパターンを第７図のごとく１つのマスクで形
成しておくと、１回の位置合わせのみで所望の交
差指電極を形成できる。ここで３１は不透明部、
３２は透明部、３３は半透明部である。なんとな
ればこのような露光用マスクで露光すれば、第１
回目の現像で第３図のごとく第２のパターンが得
られ、第２回目の現像により第５図のごとき第３
のパターンが得られるからである。
（発明の効果）
以上述べたように本発明によれば最も線幅の細
いパターンは単純に繰り返されたライン・アン
ド・スペース・パターンから形成しているので、
露光かぶりによる近接効果の悪影響がなく、線幅
精度のよい交差指電極の形成が可能となる。
いパターンは単純に繰り返されたライン・アン
ド・スペース・パターンから形成しているので、
露光かぶりによる近接効果の悪影響がなく、線幅
精度のよい交差指電極の形成が可能となる。
第１図は所望の交差指電極を示す平面図、第２
図は第１のパターンを示す平面図、第３図は第２
のパターンを示す平面図、第４図は第２のパター
ンのスペース部にある第１のパターンのラインを
除去した状態を示す平面図、第５図は第３のパタ
ーンを示す平面図、第６図は導体材料を被着する
前のパターンの状態を示す平面図、第７図は第２
のパターンと第３のパターンを同時に形成する露
光用マスクの平面図、第８図ａ，ｂは従来の方法
で形成したときの不良パターンの例を示す平面図
である。 図中、１は外部接続用電極、２は交差指電極、
３は突き合わせ部、１１は第１のパターンのライ
ン部、１２は第１のパターンのスペース部、１４
は第２のパターンのレジスト残留部、１５は第２
のパターンのスペース部、１７は第３のパターン
のレジスト残留部、１８は第３のパターンのスペ
ース部、３１は露光用マスクの不透明部、３２は
露光用マスクの透明部、３３は露光用マスクの半
透明部、７０１は交差指電極近接部、７０２は指
電極部である。
図は第１のパターンを示す平面図、第３図は第２
のパターンを示す平面図、第４図は第２のパター
ンのスペース部にある第１のパターンのラインを
除去した状態を示す平面図、第５図は第３のパタ
ーンを示す平面図、第６図は導体材料を被着する
前のパターンの状態を示す平面図、第７図は第２
のパターンと第３のパターンを同時に形成する露
光用マスクの平面図、第８図ａ，ｂは従来の方法
で形成したときの不良パターンの例を示す平面図
である。 図中、１は外部接続用電極、２は交差指電極、
３は突き合わせ部、１１は第１のパターンのライ
ン部、１２は第１のパターンのスペース部、１４
は第２のパターンのレジスト残留部、１５は第２
のパターンのスペース部、１７は第３のパターン
のレジスト残留部、１８は第３のパターンのスペ
ース部、３１は露光用マスクの不透明部、３２は
露光用マスクの透明部、３３は露光用マスクの半
透明部、７０１は交差指電極近接部、７０２は指
電極部である。
Claims (1)
- １ 単純な繰り返しのライン・アンド・スペース
の第１のパターンを形成する工程と、その上に外
部接続用電極部以外を覆うレジストの第２のパタ
ーンを形成し、該第２のレジストパターンをマス
クとして外部接続用電極部中に存在する前記第１
のパターンのラインを除去する工程と、該第２の
レジストパターンを突き合わせ部及びデバイス領
域外部のみを覆う第３のレジストパターンに変形
する工程と、該第３のレジストパターンの上から
導体材料を被着する工程と、該第３のレジストパ
ターンを除去する工程とを有することを特徴とす
る交差指電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4089480A JPS56137624A (en) | 1980-03-28 | 1980-03-28 | Forming of cross pattern electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4089480A JPS56137624A (en) | 1980-03-28 | 1980-03-28 | Forming of cross pattern electrode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56137624A JPS56137624A (en) | 1981-10-27 |
| JPH0222537B2 true JPH0222537B2 (ja) | 1990-05-18 |
Family
ID=12593209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4089480A Granted JPS56137624A (en) | 1980-03-28 | 1980-03-28 | Forming of cross pattern electrode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56137624A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8729952D0 (en) * | 1987-12-23 | 1988-02-03 | British Telecomm | Mounting assembly for optical equipment |
-
1980
- 1980-03-28 JP JP4089480A patent/JPS56137624A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56137624A (en) | 1981-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04115515A (ja) | パターン形成方法 | |
| US6566274B1 (en) | Lithography process for transparent substrates | |
| JPH0222537B2 (ja) | ||
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| JPS6346972B2 (ja) | ||
| JPS6328338B2 (ja) | ||
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JPS6245026A (ja) | 半導体集積回路の写真製版方法 | |
| JPS59155921A (ja) | レジストパタ−ンの形成方法 | |
| JPH02140914A (ja) | 半導体装置の製造方法 | |
| JPS58209124A (ja) | レジストパタ−ン形成方法 | |
| JPS59155930A (ja) | 微細パタ−ンの形成方法 | |
| US5759723A (en) | Light exposure mask for semiconductor devices and method for forming the same | |
| JPS60208834A (ja) | パタ−ン形成方法 | |
| JPH0117247B2 (ja) | ||
| JPS6328337B2 (ja) | ||
| JPH01239928A (ja) | パターン形成方法 | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| JPH01239938A (ja) | パターン形成方法 | |
| JPH0462166B2 (ja) | ||
| KR19990065144A (ko) | 반도체 소자의 투과율 조절 마스크 제조 방법 | |
| JPH02231705A (ja) | 現像法 | |
| JPS63157421A (ja) | レジストパタ−ン形成方法 | |
| JPH01130527A (ja) | レジストパターンの形成方法 | |
| JPS636556A (ja) | 微細パタ−ン形成方法 |