JPH02226345A - エミュレータ・システムおよびエミュレータの動作方法 - Google Patents

エミュレータ・システムおよびエミュレータの動作方法

Info

Publication number
JPH02226345A
JPH02226345A JP1045510A JP4551089A JPH02226345A JP H02226345 A JPH02226345 A JP H02226345A JP 1045510 A JP1045510 A JP 1045510A JP 4551089 A JP4551089 A JP 4551089A JP H02226345 A JPH02226345 A JP H02226345A
Authority
JP
Japan
Prior art keywords
emulator
memory
memory bank
under test
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1045510A
Other languages
English (en)
Inventor
Naomi Uchida
内田 直実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP1045510A priority Critical patent/JPH02226345A/ja
Publication of JPH02226345A publication Critical patent/JPH02226345A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明はエミュレータ舎システムおよびエミュレータ
の動作方法に関する。
従来の技術 エミュレータは、電気回路の制御部の中核となるCPU
を制御するシステムであり、このエミュレータを用いる
ことにより、ソフトウェアおよびハードウェアの開発お
よびデパックが行なえる。
エミュレータ・システムの構成例が第1図に示されてい
る。この図において、エミュレータ10はコンピュータ
・システムを内蔵し、その入出力装置として表示装置(
たとえばCRT)11とキーボード12とを備えている
。エミュレータlOを用いた検査、開発の対象となる被
検査システム30は。
CP U 31.メモリ328周辺回路33等を含んで
いる。この被検査システム30は、プローブ20を介し
て、バス13.14によりエミュレータ10と接続され
ている。バス13.14はアドレス・バス、データ・バ
スおよびコントロール・バスから構成されている。プロ
ーブ20はソケット21を有し、ここに被検査システム
30のCPU31と同じCPUが着脱可能となっている
エミュレータ10は被検査システム30のメモリ32の
メモリ空間を自在にアクセス可能であり、さらにそのメ
モリ空間上の範囲をエミュレータ内部のメモリ(SRA
MまたはDRAM、以下内部メモリという)として制御
することが可能である。すなわち、被検査システム30
のメモリ空間の一部をエミュレータ10が持っている内
部メモリに切換えることができる。
発明が解決しようとする課題 しかしながら、第2図に示すように、被検査システム3
0上のメモリ空間にはメモリバンク(いわゆる裏バンク
)という概念が存在し、同一アドレス範囲に複数のメモ
リバンクがある。一方、エミュレータ10上の内部メモ
リとして指定したメモリ空間にはメモリバンクの概念は
ない。したがって、エミュレータIOが、被検査システ
ム30のメモリ32のあるメモリ範囲をエミュレータ上
の内部メモリとして指定してしまうと、エミュレータ1
oはそのメモリ範囲の被検査システム30のメモリバン
クをアクセスすることができなくなってしまう。
したがって、従来エミュレータでは被検査システム30
のメモリバンクを活用したプログラム開発およびシステ
ムのデパックが面倒なものとなっていた。
この発明は、被検査システムのメモリ空間でエミュレー
タの内部メモリで代行する事が指定されている範囲であ
っても、被検査システムの同一アドレス範囲にある複数
の異なるメモリバンクへのアクセスを可能にするもので
ある。
課題を解決するための手段 第1の発明によるエミュレータ・システムは複数のメモ
リバンクを備えた被検査装置をCPUの制御によって検
査するエミュレータと、上記被検査装置の上記複数のメ
モリバンクのうちでエミュレータの内部メモリが代行し
ている所定のメモリバンクを検知する手段とを備えてい
ることを特徴とする。
第2の発明によるエミュレータ・システムは上記第1の
発明に対して上記検知手段があらかじめ登録されたメモ
リバンク切換え用のデータに基づいて検知する手段であ
ることを特徴とする。
この発明によるエミュレータの動作方法は、あらかじめ
、メモリバンク切換え用のデータを登録しておき、プロ
グラム実行中にメモリバンク切換え命令が実行されたと
きに、この切換え命令に含まれる移行先バンクを示すデ
ータがエミュレータの内部メモリが代行している被検査
装置のメモリバンクか上記被検査装置以外のメモリバン
クなのかを登録された上記メモリバンク切換え用のデー
タによって判断し、プログラム実行が指定された上記被
検査装置のメモリバンクまたは上記エミュレータの内部
メモリへと移行することを特徴とする。
作  用 この発明によるエミュレータ・システムによると、エミ
ュレータの内部メモリから被検査装置の同一メモリ空間
上のメモリバンクへプログラムが移行するときには検知
手段によって、たとえばメモリバンク切換え用のデータ
に基づいて、エミュレータの内部メモリが代行している
所定のメモリバンクが検知される。これによりエミュレ
ータの内部メモリから指定された被検査装置のメモリバ
ンク上にプログラムが移行する。
またこの発明によるエミュレータの動作方法によると、
エミュレータの内部メモリから被検査装置の同一メモリ
空間上のメモリバンクへプログラムが移行するときには
、プログラム実行中に被検査装置側へのメモリバンク切
換え命令があるとそのデータと登録されたデータとを比
較することにより被検査装置のメモリバンクと判断し、
エミュレータの内部メモリから指定された被検査装置の
メモリバンクへとプログラムが移行する。
逆に被検査装置のメモリバンクからエミュレータの内部
メモリへプログラムを移行させたいときも同様にプログ
ラム中で発生したバンク切換えのデータと登録されたデ
ータとを比較し、エミュレータの内部メモリと判断され
るとプログラムはエミュレータの内部メモリへと移行す
る。
実施例 エミュレータ上の内部メモリが代行しているメモリバン
クから被検査装置のメモリバンクに切換える実施例につ
いて第3図を参照して述べる。
所定のプログラムを実行しているエミュレータ10にお
いて(ステップ10)、被検査装置である被検査システ
ム30のメモリ32のある範囲をエミュレータ10上の
内部メモリとして設定するときに(ステップ11)、メ
モリバンク切換えが必要かどうかが判断される(ステッ
プ12)。メモリバンク切換えが必要な場合には、メモ
リ32のメモリ空間上のあるバンクをエミュレータの内
部メモリとして設定するとともに、メモリバンク切換え
のために所定のI10アドレスおよびデータをエミュレ
ータ内部に登録する(ステップ13)。被検査システム
のメモリ空間中にエミュレータの内部メモリとして設定
された範囲の一例が第4図に示されている。メモリバン
ク切換えが必要ない場合にはI10アドレスおよびデー
タの登録は行なわれない。いずれにしても、内部メモリ
の設定が行なわれると、その内部メモリ上でプログラム
が実行されていく (ステップ14)。
エミュレータの内部メモリ上でのプログラム実行におい
て、OUT命令が実行されると(ステップ15)、その
OUT命令に含まれるI10アドレスがステップ13で
登録したI10アドレスと同じものであるかどうかを判
断する(ステップ16)。
登録されているI10アドレスである場合には。
対応するデータによって指定されるメモリバンクに移り
(ステップ17)、エミュレータが切換えられその切換
えられたバンク上でプログラムが実行される(ステップ
18)。
たとえば第5図に示すようにOUT命令(OUT)が読
出されると、それに含まれるI10アドレス(YYH)
が登録されたものであるかどうかをチエツクし、登録さ
れたものである場合には、そのときのレジスタ(A L
)の内容がこの実施例ではメモリバンク切換え用データ
(X 2 H)であるので、このデータ(X 2 H)
によって指定される被検査システムのメモリバンクに移
ることになる。
OUT命令でない場合(ステップ15でNO)。
またはOUT命令であっても、それに含まれるI10ア
ドレスが登録されたものでない場合(ステップ16でN
O)には、プログラム実行がエミュレータ内部メモリ上
で継続される(ステップ14)。
上記の逆の動作、すなわち被検査システムのメモリバン
クからエミュレータの内部メモリ指定への移行も同じよ
うに可能である。
発明の効果 以上のようにして、この発明によると、エミュレータの
内部メモリを代行しているメモリバンク上から被検査装
置のメモリバンクへ、およびその逆の切換えが可能とな
るので、エミュレータを使用したプログラム開発および
システム開発が容易となる。
【図面の簡単な説明】
第1図はエミュレータ・システムの構成図、第2図は被
検査システム上のメモリ空間を示す図である。 第3図はこの発明の実施例の動作を示すフロー・チャー
ト、第4図はメモリ空間を示す図。 第5図はプログラム例を示すものである。 10・・・エミュレータ。 30・・・被検査装置(被検査システム)。 31・・・CPU。 32・・・メモリ。 以  上 閥 r・・−”−’1 〜

Claims (3)

    【特許請求の範囲】
  1. (1)複数のメモリバンクを備えた被検査装置をCPU
    の制御によって検査するエミュレータと、上記被検査装
    置の上記複数のメモリバンクのうちでエミュレータの内
    部メモリが代行している所定のメモリバンクを検知する
    手段と、 を備えたエミュレータ・システム。
  2. (2)上記検知手段が、あらかじめ登録されたメモリバ
    ンク切換え用のデータに基づいて検知する手段であるこ
    とを特徴とする請求項(1)に記載のエミュレータ・シ
    ステム。
  3. (3)あらかじめ、メモリバンク切換え用のデータを登
    録しておき、プログラム実行中にメモリバンク切換え命
    令が実行されたときに、この切換え命令に含まれる移行
    先バンクを示すデータがエミュレータの内部メモリが代
    行している被検査装置のメモリバンクか上記被検査装置
    以外のメモリバンクなのかを登録された上記メモリバン
    ク切換え用のデータによって判断し、プログラム実行が
    指定された上記被検査装置のメモリバンクまたは上記エ
    ミュレータの内部メモリへと移行することを特徴とする
    エミュレータの動作方法。
JP1045510A 1989-02-28 1989-02-28 エミュレータ・システムおよびエミュレータの動作方法 Pending JPH02226345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1045510A JPH02226345A (ja) 1989-02-28 1989-02-28 エミュレータ・システムおよびエミュレータの動作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1045510A JPH02226345A (ja) 1989-02-28 1989-02-28 エミュレータ・システムおよびエミュレータの動作方法

Publications (1)

Publication Number Publication Date
JPH02226345A true JPH02226345A (ja) 1990-09-07

Family

ID=12721409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1045510A Pending JPH02226345A (ja) 1989-02-28 1989-02-28 エミュレータ・システムおよびエミュレータの動作方法

Country Status (1)

Country Link
JP (1) JPH02226345A (ja)

Similar Documents

Publication Publication Date Title
US5187802A (en) Virtual machine system with vitual machine resetting store indicating that virtual machine processed interrupt without virtual machine control program intervention
JP2753500B2 (ja) 多重アーキテクチャ環境内で特にコードのデバッグを行う改良したソフトウェア・デバッグ・システムと方法
EP0084431A2 (en) Monitoring computer systems
KR20080104388A (ko) 멀티-포트 메모리 디바이스의 포트간 통신
US20050223377A1 (en) Processor control register virtualization to minimize virtual machine exits
CN113535494B (zh) 一种设备调试的方法及电子设备
JPH02226345A (ja) エミュレータ・システムおよびエミュレータの動作方法
JP2000339189A (ja) 不正なメモリアクセスを検出する方法、デバッグ装置および記録媒体
GB2408118A (en) System and method for testing a memory using DMA
US20080016264A1 (en) Method and system for handling user-defined interrupt request
JPH0283749A (ja) マイクロプロセッサの内部割込み制御方式
JP4644461B2 (ja) システムlsi
JPH09269896A (ja) ファームcpuのブート方法
JPH01279346A (ja) オンラインメモリチェック方式
JPH06208480A (ja) システムプログラムシミュレーション方式
JP2654105B2 (ja) マイクロプロセッサ
JPH10177505A (ja) エミュレータ装置
JPH0439743A (ja) データ処理装置
JPH01310466A (ja) マルチプロセッサシステム
JPH0462650A (ja) 論理アドレス試験制御方法
JPS6270947A (ja) デバグ割込み制御方式
JPH03134783A (ja) シングルチップマイクロコンピュータ
JPH01130232A (ja) マイクロコンピュータ
JPH0293847A (ja) 初期診断時のメモリテスト方式
JPS62251934A (ja) Romに記憶したプログラムのデバツグ機能を有する制御装置