JPH01130232A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、内部にテスト用の回路を含むマイクロコンピ
ュータに関する。

〔従来例〕

一般にマイクロコンピュータは、製造工程１組立て工程
において発生する不良の検出を容易に行うことができる
様にテスト用の回路を内蔵している。従来、マイクロコ
ンピュータのテストを行う場合は、マイクロコンピュー
タに命令を実行させ、それと同時に内部データバス上に
流れるデータ等の内部情報をテスト用の回路を経由して
端子より外部に出力し、外部でこの出力値を期待値と照
合するという手法が行われている。

一方、マイクロコンピュータの性能に対する要求が高く
なるに伴なって、マイクロコンピュータ内部を複数のユ
ニットに分割し、パイプライン制御を用いた高度なマイ
クロコンピュータが近年増加している。

この種のマイクロコンピュータの動作を第３図のブロッ
ク図を参照して説明する。

第３図に示すマイクロコンピュータ３００は、外部のメ
モリより先読みした命令コードを蓄えておく命令キュー
１１０と、命令コードに基づき、データの演算、転送処
理を行う実行ユニ、ｙト１２０と、外部メモリとマイク
ロコンピュータ３００との間のデータ、命令コードの転
送の制御を行うバス制御ユニット１３０とから構成され
、実行ユニッ）１２０．バス制御ユニット１３０は、メ
モリアクセスに伴うデータ転送を行うためのデータバス
２００（以下、Ｄバスと記す。）により相互に接続され
ている。

また、マイクロコンピュータ３００は入力端子として、
マイクロコンピュータ３００が内部のテスト回路を動作
させるテストモードと、通常ノ命令実行を行う通常モー
ドのどちらのモードで動作するかを指定する動作モード
指定端子３０１を有し、又、テストモード時に実行ユニ
ット１２０の内部データバス上のデータを外部に出力す
る内部状態出力端子を有している。動作モード指定端子
３０１に０が入力した場合、マイクロコンピュータ３０
０は通常モードで動作し、１が入力した場合、テストモ
ードで動作を行う。

実行ユニッ）１２０は命令実行に伴い、外部メモリとの
データリード／ライトを行う場合、バス制御ユニット１
３０にバスサイクルの起動を要求するリード／ライト要
求信号１４０，１４１　　（以下それぞれＬＤＲＱ信号
、５ＴＲＱ信号と記す。）をアクティブにし、バス制御
ユニット１３０が要求したバスサイクルを起動するとイ
ンアクティブにする。また、実行ユニット１２０は命令
キュー１１０へ、命令コードの転送を要求する命令コー
ド要求信号１４３（以下ＱＲＤ信号と記す。）を出力す
る。命令キュー１１０はＱＲＤ信号１４３がアクティブ
になると、命令コードをキュー出力バス２１０（以下Ｑ
Ｏババス記す。）を経由して、実行ユニツ）１２０へ転
送する。また、命令キュー１１０は、バス制御ユニット
１３０へ、命令キュー１１０内の命令コードが一杯であ
ることを示すキューフル信号１４２（以下ＱＦＵＬ信号
と記す。）を出力し、バス制御ユニット１３０はＱＦＵ
Ｌ信号１４２がインアクティブの時に命令コードの先読
みを行い、命令バス２２０（以下エバスと記す。）を経
由して命令キュー１１０に命令コードを転送する。

更に、バス制御ユニット１３０は、ＬＤＲＱ信号１４０
，５ＴＲＱ信号１４１．ＱＦ’ＵＬ信号１４２の状態よ
りバス制御ユニット１３０が行う処理を決定する調停回
路１３５．調停回路１３５での選択に従いバスサイクル
信号を発生するタイミング発生回路１３６を有している
。

調停回路１３５は、ＬＤＲＱ信号１４０，５ＴＲＱ信号
１４１がアクティブまたはＱＦＵＬ信号１４２がインア
クティブである場合に、外部メモリからのデータリード
、外部メモリへのデータライト、外部メモリからの命令
コードの読み出しく以下、それぞれＭＲＤ処理、ＭＷＲ
処理、ＦＥＴ処理と記す。）の３種類の処理のうちどの
処理を行うかを選択する。複数の要求が有る場合は５Ｔ
ＲＱ信号１４１．ＬＤＲＱ信号１４０．ＱＦＵＬ信号１
４２の順に優先順位付けをし、どの処理を行うかを選択
する。また、ＬＤＲＱ信号１４０．５ＴＲＱ信号１４１
がインアクティブかつＱＦＵＬ信号１４２がアクティブ
である場合には、バス制御ユニット１３０はバスサイク
ルを起動せず、アイドル状態を保つ。

次に、第４図のタイミングチャートに、マイクロコンピ
ュータ３００の命令実行時の動作を示す。

第４図のタイミングチャートでは、マイクロコンピュー
タ３００が命令１から命令６を実行させた場合の動作を
示している。尚、命令１，５はメモリ書き込みを行う命
令、命令２，６はメモリ読み出しを行う命令、命令３，
４は実行ユニット１２０内部だけで処理可能な命令であ
る。

バス制御ユニット１３０内部の、調停回路１３５は、タ
イミングｔｌ、ｔ２．ｔ６．ｔ７゜ｔ８．ｔｌｌでは、
ＬＤＲＱ信号１４０．ＳＴＲＱ信号１４１．ＱＦＵＬ信
号１４２がインアクティブである０であるため、調停回
路１３５はＱＦＵＬ信号１４２を選択し、タイミング発
生回路１３６はＦＥＴ処理のバスサイクルを起動し命令
コードの先読みを行う。

タイミングｔ３では、５ＴＲＱ信号１４１．ＱＦＵＬ信
号１４２がアクティブで、ＬＤＲＱ信号１４０がインア
クティブであるため、調停回路１３５は５ＴＲＱ信号１
４１を選択し、タイミング発生回路１３６はＭＷＲ処理
のバスサイクルを起動する。

タイミングｔ４では、ＬＤＲＱ信号１４０．ＱＦＵＬ信
号１４２がアクティブで、５ＴＲＱ信号１４１がインア
クティブであるため、調停回路１３５はＬＤＲＱ信号１
４０を選択し、タイミング発生回路１３６はＭＲＤ処理
のバスサイクルを起動する。

タイミングｔ９では、ＬＤＲＱ信号１４０，５ＴＲＱ信
号１４１がアクティブで、ＱＦＵＬ信号１４２がインア
クティブであるため、調停回路１３５は、ＬＤＲＱ信号
１４０，５ＴＲＱ信号１４１、ＱＦＵＬ信号１４２のう
ち、１番優先順位が高い５ＴＲＱ信号１４１を選択し、
タイミング発生回路１３６はＭＷＲ処理のバスサイクル
を起動する。

タイミングｔｌｏでは、ＬＤＲＱ信号１４０がアクティ
ブで、５ＴＲＱ信号１４１．ＱＦＵＬ信号１４２がイン
アクティブであるため、調停回路１３５はＬＤＲＱ信号
１４０．ＱＦＵＬ信号１４２の内、ＬＤＲＱ信号１４０
の法が優先順位が高いため、ＬＤＲＱ信号１４０を選択
し、タイミング発生回路１３６はＭＲＤ処理のバスサイ
クルを起動する。

また、タイミングｔ５からｔ６の期間はＬＤＲＱ信号１
４０，５ＴＲＱ信号１４１がインアクティブで、ＱＦＵ
Ｌ信号１４２がアクティブであり、バスサイクル起動の
要求がないため、バスサイクルは起動されない。

このように、バス制御ユニ、、　）　１３０は、命令タ
イミングとは関係なく、バスサイクルが終了、又はアイ
ドルであるタイミングで、入力している要求信号をサン
プルし、最も優先順位の高い要求を選択して、対応する
処理を行う。

次に、以上述べたマイクロフンピユータ３００でテスト
を行う場合について説明する。

まず、動作モード指定端子３０１を１に入力し、マイク
ロコンピュータ３００をテストモードにする。この状態
でマイクロコンピュータ３００に命令を実行させながら
、内部状態出力端子に出力される実行ユニット１２０内
部のバス上のデータを外部で観測し期待値と比較を行な
うことにより、マイクロコンピュータ３００の動作のチ
エツクをおこなう。

しかし、命令キュー１１０．バス制御ユニット１３０が
命令実行とは非同期に動作しているため、命令実行では
、バス制御ユニット１３０が要求をサンプルするタイミ
ングでのＬＤＲＱ信号１４０．５ＴＲＱ信号１４１．Ｑ
ＦＵＬ信号１４２の状態を直接制御することができない
。このため、以上述べた従来の命令実行によるテストで
は、バス制御ユニット１３０のテストに必要な組合わせ
条件を全て網羅することは非常に困難である。

Ｃ発明が解決しようとする問題点〕 以上述べたように、内部の各ユニットが非同期に動作ス
るマイクロコンピュータのテストを行う場合、各ユニッ
トが命令実行とは非同期に動作するため、命令実行では
各ユニットの動作を直接制御することができない。この
ため、マイクロコンピュータに命令を実行させ、その時
の内部データバス上に流れる内部状態を外部端子に出力
し、外部で観測を行うという従来のテスト手法では、チ
エツクを行う必要の有る全ての条件を命令実行により発
生させることは非常に困難であり、この結果、不良を見
逃す可能性があるという欠点を有している。

〔発明の従来技術に対する相違点〕

上述した従来のマイクロコンピュータのテスト回路２手
法に対し、本発明で社テストモード時に、命令実行とは
非同期に動作するテスト対象ユニツトに入力する各種信
号を、命令実行により設定可能なテスト用レジスタより
供給される信号に切替える機能と、ユニット内部の内部
状態を外部端子に出力する機能をマイクロコンピュータ
に付加している。この結果、テスト対象ユニットに入力
する信号値を直接制御できるため、チエツクが必要な条
件を設定することが極めて容易になると同時に、テスト
対象ユニット内部の動作を外部よりリアルタイムで把握
できるため、テスト対象ユニット内部で発生する不良の
検出を容易に出来る様になっている。

〔問題点を解決するための手段〕

本発明によるマイクロコンピュータは、相互に非同期に
動作を行う非同期動作手段が相互に命令実行に伴う処理
要求信号を出力し、複数の非同期動作手段は処理要求信
号の状態に従い所定命令の処理を行い、 更に、本マイクロコンピュータは命令実行により設定可
能な記憶手段と、非同期動作手段へ入力する処理要求信
号の選択を行う選択手段と、非同期動作手段の内部状態
を外部端子に出力する状態出力手段を有し、 選択手段が、非同期動作手段に入力する処理要求信号を
、記憶手段の設定値を出力する出力信号と切替えると共
に、状態出力手段が非同期動作手段の内部状態を実時間
で外部端子に出力する事を特徴としている。

〔実施例１〕 次に、本発明の第１の実施例について図面を参照して説
明する。

第１図に本発明によるテスト回路を含むマイクロコンピ
ュータの一実施例のブロック図を示す。

第１図に示すマイクロコンピュータ１００は、従来例の
マイクロコンピュータ３００に、命令実行によりＤバス
２００を経由で設定可能なテスト用レジスタ１８０と、
バス制御ユニット１３０への入力信号をテスト用レジス
タ１８０の設定値を出力するテスト用信号線１８１，１
８２，１８３どＬＤＲＱ信号１４０，５ＴＲＱ信号１４
１．ＱＦＵＬ信号１４２との間で選択するセレクタ１３
１．１３２，１３３と、テストモード時に調停回路１３
５．タイミング発生回路１３６の内部状態を外部端子に
出力する内部状態出力信号１３９を追加している。

また、通常の命令実行時には従来例のマイクロコンピュ
ータ３００と同一の動作を行う。

また、セレクタ１３１，１３２，１３３は、通常の命令
実行を行う通常モードにおいては、それぞれＬＤＲＱ信
号１４０，５ＴＲＱ信号１４１゜ＱＦＵＬ信号１４２を
選択し、テストモード時にはテスト用信号線１８１，１
８２，１８３を選択し、バス制御ユニッ）１３０に供給
する。

次に、本実施例のマイクロコンピュータ１００のテスト
手法について述べる。

最初に、通常モードにおいて、命令実行により、テスト
用レジスタ１８０に、テストモードに移行した時にバス
制御ユニッ）１３０に対する入力信号値となるデータを
設定する。

次に、動作モード指定端子１０１に１を入力し、テスト
モードに移行する。この状態では、セレクタ１３１，１
３２，１３３はテスト用信号１８１．１８２，１８３を
バス制御ユニット１３０への入力信号として選択するた
め、バス制御ユニット１３０は命令キュー１１０及び実
行ユニット１２０から分離され、命令キュー１１０及び
実行ユニット１２０の状態とな無関係に、テスト用レジ
スタ１８０の設定値に応じて動作を行う。

この結果、バス制御ユニツ）１３０への入力信号値を任
意の値に設定することが容易にでき、この時の、調停回
路１３５．タイミング発生回路１３６の内部状態を出力
する内部状態出力信号１３９を、外部で期待値と照合す
ることにより、バス制御ユニット１３０のテストを容易
に実行スることができる。

〔実施例２〕 次に、本発明に基づく第２の実施例について第２図のブ
ロック図を参照して説明する。

第２図に示すマイクロコンピュータは実施例１における
テスト用レジスタがＮＸ３ビツトのシフトレジスタ２８
０−１，２８０−２，２８０−３、・・・・・・、２８
０−（Ｎ−１）、２８０−Ｎになっており、シフトレジ
スタ２８０−１の設定値を出力するテスト用信号２８１
，２８２，２８３がセレクタ１３１，１３２，１３３へ
の入力となっており、テスト用シフトレジスタ２８０−
１゜２８０−２．・・・・・・、２８０−Ｎのシフトタ
イミングを指定する信号として外部端子よりシフトタイ
ミング指定信号２９０が入力している点以外は第１の実
施例と同一の構成である。尚、Ｎ段のシフトレジスタ２
８０−１，２８０−２，２８０−３、・・・・・・、２
８０−（Ｎ−１）、２８０−Ｎはそれぞれ命令実行によ
り書込みが可能であり、シフトタイミング指定信号２９
０がアクティブになると、シフトレジスタ２８０−２の
内容をシフトレジスタ２８０−１に、２８０−３の内容
を２８０−２に、・・・・・・、２８０−Ｎの内容を２
８０−（Ｎ−１）にと、シフト動作を行う。

本実施例のマイクロコンピュータにおいてはテストモー
ド時には、バス制御ユニット１３０への入力信号はセレ
クタ１３１，１３２，１３３でテスト用シフトレジスタ
２８０−１の設定値であるテスト用信号２８１，２８２
，２８３が選択されるため、バス制御ユニット１３０は
、命令キュー１１０及び実行ユニッ）１２０の状態とは
無関係に、テスト用シフトレジスタ２８０−１の出力値
に応じて動作を行なう。

このため、予め命令実行によりテスト用シフトレジスタ
２８０−１，２８０−２，２８０−３、・・・・・・、
２８０−（Ｎ−１）、２８０−Ｈにバス制御ユニット１
３０に対するチエツク用の入力信号値を設定しておき、
その後テストモードに移行し、外部よりシフトタイミン
グ指定信号２９０を適当なタイミングでアクティブにす
ることにより、テスト用信号２８１，２８２，２８３の
値をシフトレジスタ２８０−１，２８０−２，２８０−
３、・・・・・・、２８０−（Ｎ−１）、２８０−Ｈに
初期設定を行った内容に順に変化させることができ、バ
ス制御ユニットへの入力をダイナミックに変化させなが
ら、任意の入力を与えることが出来る。

この時の、バス制御ユニット１３０内の調停回路１３５
．タイミング発生回路１３６の内部状態が内部状態出力
信号１３９を経由して外部端子に出力されるのを観測す
ることにより、非常に容易に且つ大きな自由度をもって
バス制御ユニット１３０のテストを行うことが可能とな
る。

〔発明の効果〕

以上説明した様に、本発明では、命令実行と非同期に動
作するユニットのテストのために、マイクロコンピュー
タに、命令実行により設定することができるテスト用の
レジスタと、テストモード時にテスト対象であるユニッ
トへの入力信号値をテスト用のレジスタの設定値に切り
換える機能と、テスト時にテスト対象ユニット内の内部
状態を外部端子に出力する機能を付加しており、これに
より以下に述べる効果が得られる。

（１）予め命令実行によりテスト用のレジスタに設定し
たデータが、テストモード時にテスト対象ユニットへの
入力信号値となるため、通常の命令実行では困難なテス
ト対象ユニットへの入力信号値の制御を容易に行うこと
ができると共に、テストモード時にテスト対象ユニット
の内部状態をリアルタイムで観測できるため、テスト対
象ユニット内部の異常を容易に検出できる。この結果、
命令と非同期に動作するユニットのテストを容易に行う
ことができる。

（２）テスト用レジスタを命令実行により設定できるた
めテスト用レジスタにデータを設定するための外部端子
を必要とせず、従来の命令実行によるテストと比較して
、テスト用の端子を増やすことなく、テストを容易にす
ることができる。

この様に、本発明ではマイクロコンピュータ内にテスト
用のレジスタをもうけ、テストモード時に対象ユニット
への入力信号をこのテスト用レジスタから供給すると同
時に、テスト対象ユニット内部の状態を直接外部で観測
する機能を付加することにより、マイクロコンピュータ
のテストを容易に行うことを可能にしており、この結果
テストに寄る不良検出率を向上させることが可能となり
、実用的な重要性が高い。

【図面の簡単な説明】

第１図は本発明に基づ〈実施例１のマイクロコンピュー
タのブロック図、第２図は実施例２のマイクロコンピュ
ータのブロック図、第３図は従来のマイクロコンピュー
タのブロック図、第４図は従来のマイクロコンピュータ
の動作のタイミングチャートである。 １００．３００・・・・・・マイクロフンピユータ、１
０１．３０１・・・・・・動作モード入力端子、１１０
・・・・・・命令キュー、１２０・・・・・・実行ユニ
ット、１３０・・・・・・バス制御ユニット、１３１，
１３２゜１３３・・・・・・セレクタ、１３５・・・・
・・調停回路、１３６・・・・・・タイミング発生回路
、１３９・・・・・・内部状態出力信号、１４０・・・
・・・ＬＤＲＱ信号、１４１・・・・・・５ＴＲＱ信号
、１４２・・・−・・ＱＦＵＬ信号、１４３・・・・・
・ＱＲＤ信号、１８０・・・・・・テスト用レジスタ、
１８１，１８２，１８３・・・・・・テスト用信号、２
００・・・・・・Ｄバス、２１０・・・・・・ＱＤババ
ス２２０・・・・・・エバス、２８０−１．　２８０−
２゜２８０−３．・・・・・・、　２８０−（Ｎ−１）
２８０−Ｎ・・・・・・テスト用シフトレジスタ、２８
１，２８２゜２８３・・・・・・テスト用信号、２９０
・・・・・・シフトタイミング指定信号。 代理人　弁理士　　内　原　　　晋

Claims (1)

1. 【特許請求の範囲】 相互に非同期に動作を行う複数の非同期動作手段が相互
   に命令実行に伴う処理要求信号を出力し、前記複数の非
   同期動作手段は前記処理要求信号の状態に従い所定命令
   の処理を行うマイクロコンピュータにおいて、 前記マイクロコンピュータは命令実行により設定可能な
   記憶手段と、前記非同期動作手段へ入力する前記処理要
   求信号の選択を行う選択手段と、前記非同期動作手段の
   内部状態を外部端子に出力する状態出力手段を有し、 前記選択手段が、前記非同期動作手段に入力する前記処
   理要求信号を、前記記憶手段の設定値を出力する出力信
   号と切替えると共に、前記状態出力手段が前記非同期動
   作手段の内部状態を実時間で前記外部端子に出力する事
   を特徴とするマイクロコンピュータ。