JPH02226354A - 情報処理システム - Google Patents

情報処理システム

Info

Publication number
JPH02226354A
JPH02226354A JP1045264A JP4526489A JPH02226354A JP H02226354 A JPH02226354 A JP H02226354A JP 1045264 A JP1045264 A JP 1045264A JP 4526489 A JP4526489 A JP 4526489A JP H02226354 A JPH02226354 A JP H02226354A
Authority
JP
Japan
Prior art keywords
storage device
input
output
main storage
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1045264A
Other languages
English (en)
Inventor
Takaharu Kobayashi
隆治 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Solution Innovators Ltd
Original Assignee
NEC Solution Innovators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Solution Innovators Ltd filed Critical NEC Solution Innovators Ltd
Priority to JP1045264A priority Critical patent/JPH02226354A/ja
Publication of JPH02226354A publication Critical patent/JPH02226354A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は主記憶装置と拡張記憶装置(半導体メモリ)と
のデータ転送を行う情報処理システムに関する。
〔従来の技術〕
従来、主記憶装置と拡張記憶装置とのデータ転送を行う
情報処理システムにおいては、この転送を行う入出力命
令はオペレーティングシステムの一部である制御モニタ
により実行され。
入出力回数とその転送長は入出力を要求したプロセス(
タスク)単位に加算されていなかった。
これは両装置とのデータ転送の計測が充分とはいえなか
ったことにもよる。なお従来技術としては、たとえば”
スーパーコンピュータsXシステムの拡張記憶装置の構
成と制御゛°と題して昭和61年情報処理学会第62回
全国大会論文集の4R−8に発表されている。
〔発明が解決しようとする課題〕
上述したように、従来の情報処理システムにおいては、
入出力命令を処理した回数とその転送長は入出力を要求
したプロセス(タスク)単位に加算されていなかったの
で2課金の対象にできないという問題点があった。
本発明はこのような従来の問題点を解決したもので、そ
の目的は、主記憶装置と拡張記憶装置との入出力回数と
その転送長を課金の対象にできるようにすることにある
。よシー船釣にいえば、主記憶装置と拡張記憶装置との
入出力回数とその転送長を計測し性能向上させることに
ある。
〔課題を解決するための手段〕
本発明によれば、実行中プロセスを制御するためのプロ
セス状態ブロックおよびユーザーデータ領域を有する主
記憶装置と、この主記憶装置との間でデータ転送される
拡張記憶装置と。
前記主記憶装置のアドレス、前記拡張記憶装置のアドレ
スおよび転送長を含む入出力命令で前記データ転送を制
御実行する科学演算処理装置とを含む情報処理システム
に於いて、前記科学演算処理装置が、前記プロセス状態
ブロックのポインタを保持する手段と、該保持したプロ
セス状態ブロックのポインタを読取る手段と、前記入力
命令の実行回数を前記プロセス状態ブロック内に設けら
れた領域に加算する手段と、前記入出力命令の転送長を
前記プロセスブロック内に設けられた領域に加算する手
段とを具備していることを特徴とする情報処理システム
が得られる。
〔実施例〕
次に1本発明について図面を参照して説明する。
第1図は本発明の一実施例である情報処理システムの構
成を示す図である。
はじめにこのシステムの概要を説明すると。
第1図の情報処理システムは、オペレーティン= 6− グシステムおよびその制御情報やプログラムやデータな
どが格納される主記憶装置1と、主記憶装置1との間で
データ転送される拡張記憶装置2と、主記憶装置1上の
オペレーティングシステムやプログラムの命令を処理し
主記憶装置1と拡張記憶装置2とのデータ転送を制御す
る科学演算処理装置3と、入出力の制御を行う入出力制
御装置4と、プログラムやデータなどが記憶されている
入出力装置5とで構成される。
次に第1図の情報処理システムについて詳しく説明する
と、主記憶装置1は主記憶アドレス111と拡張記憶ア
ドレス112と転送長116とitむ入出力命令11と
、入出力命令11の主記憶アドレス111により指定さ
れたユーザデータ領域12と、実行中のプロセスを制御
するためのPSB13と入出力命令11の実行回数が加
算される領域である入出力回数161と。
入出力命令11の転送長116が加算される領域である
転送長162とで構成される。拡張記憶装置2は入出力
命令11の拡張記憶アドレス112によシ指定された拡
張記憶領域21で構成される。科学演算処理装置6は実
行中プロセスのPSB13のポインタを保持するPSE
ポインタ61と、主記憶装置1上の命令を解析処理する
命令解析処理部62と、命令解析処理部62により解析
された入出力命令11を処理し主記憶装置1と拡張記憶
装置2とのデータ転送を制御する拡張記憶入出力制御部
33とで構成される。
第2図は主記憶装置1と拡張記憶装置2とのデータ転送
を制御する拡張記憶入出力制御部33における制御の流
れ図であり、661〜342は各ステップを示す。
以下第1図および第2図を参照して本実施例の動作を説
明する。
先ず、科学演算処理装置乙の命令解析処理部62が入出
力命令11を検出すると命令解析処理部62は、入出力
命令11と主記憶アドレス111、拡張記憶アドレス1
12.転送長113とを拡張記憶入出力制御部36へ送
る。入出力命令11と主記憶アドレス111.拡張記憶
アドレス112.転送長116とを受取った拡張記憶入
出力制御部66は、入出力命令11が入力命令か出力命
令かを判定する(331)。ステップ661の判定の結
果、入力命令ならば入出力命令11の拡張記憶アドレス
112により指定された拡張記憶装置2の拡張記憶領域
21から入出力命令11の主記憶アドレス111により
指定されたユーザデータ領域12へのデータ転送全行い
(,532)、入出力命令11で指定された転送長11
6を転送したかどうか判定する(333)。ステップ6
36の判定の結果、転送が終了していないならばステッ
プ332,333を繰返す。
次に、ステップ666の判定の結果、転送が終了したな
らば実行中プロセスのPSE13にポイントするPCB
ポインタ61を読31(6s4)。
読取ったPSBポインタ31の値を用いてpsE13内
の入出力回数131を読取る(3.55)。
ステップ365で読取ったPSE13内の入出力回数1
61に〔1〕を加算しく336)、その加算した入出力
回数161全ステツプ334で読取ったPSBSイボク
31の値を用いてPSE13内の入出力回数161へ格
納する(337)。
次に、ステップ334で読取ったPSEポインタ31の
値を用いてPSE13内の転送長162を読取り(33
8)、読取った転送長162に入出力命令11で指定さ
れた転送長115を刃口算しく339)、その加算した
転送長162をステップ334で読取っ/ヒPSBポイ
ンタ61の値を用いてPSB13内の転送長162へ格
納する(340)。
ステップ361の判定の結果、出力命令ならば入出力命
令11の主記憶アドレス111により指定されたユーザ
データ領域12から入出力命令11の拡張記憶アドレス
112により指定された拡張記憶装置2の拡張記憶領域
21へのデータ転送を行い(341)、入出力命令11
で指定された転送長116を転送したかどうか’l!l
J定する(342)。ステップ642の判定の結果。
転送が終了していないならばステップ641゜342を
繰返す。
次に、ステップ642の判定の結果、転送が終了したな
らばステップ′364からのステップを行う。
以上のようにして、入出力命令11を検出するたびにス
テップ631〜342を繰返すことにより、プロセス(
タスク)単位に主記憶装置1と拡張記憶装置2との入出
力回数161と主記憶装置1と拡張記憶装置2とのデー
タ転送を行った転送長162を得ることが出来る。
〔発明の効果〕
以上説明したように1本発明は、主記憶装置と拡張記憶
装置との入出力回数と転送長をプロセス(タスク)単位
に加算することにより各々のプロセス(タスク)が実行
した入出力回数とその転送長を課金の対象とすることが
できるという効果がある。
【図面の簡単な説明】 第1図は本発明を実施する情報処理システムの一例を示
す構成図、第2図はデータ転送を制御する拡張記憶入出
力制御部66における制御の流れを示す図である。 図において、1は主記憶装置、2は拡張記憶装置、3は
科学演算処理装置、4は入出力制御装置、5は入出力装
置、11は入出力命令。 12はユーザデータ領域、16はタスク状態ブロック(
PSE)、21は拡張記憶領域、61ばPSBポインタ
、32は命令解析処理部。 36は拡張記憶入出力制御部、111は主記憶アドレス
、112は拡張記憶アドレス、113は転送長、131
は入出力回数、132は転送長である。 以下余日

Claims (1)

    【特許請求の範囲】
  1. (1)実行中プロセスを制御するためのプロセス状態ブ
    ロックおよびユーザーデータ領域を有する主記憶装置と
    、この主記憶装置との間でデータ転送される拡張記憶装
    置と、前記主記憶装置のアドレス、前記拡張記憶装置の
    アドレスおよび転送長を含む入出力命令で前記データ転
    送を制御実行する科学演算処理装置とを含む情報処理シ
    ステムに於いて、 前記科学演算処理装置が、前記プロセス状態ブロックの
    ポインタを保持する手段と、該保持したプロセス状態ブ
    ロックのポインタを読取る手段と、前記入力命令の実行
    回数を前記プロセス状態ブロック内に設けられた領域に
    加算する手段と、前記入出力命令の転送長を前記プロセ
    スブロック内に設けられた領域に加算する手段とを具備
    していることを特徴とする情報処理システム。
JP1045264A 1989-02-28 1989-02-28 情報処理システム Pending JPH02226354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1045264A JPH02226354A (ja) 1989-02-28 1989-02-28 情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1045264A JPH02226354A (ja) 1989-02-28 1989-02-28 情報処理システム

Publications (1)

Publication Number Publication Date
JPH02226354A true JPH02226354A (ja) 1990-09-07

Family

ID=12714439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1045264A Pending JPH02226354A (ja) 1989-02-28 1989-02-28 情報処理システム

Country Status (1)

Country Link
JP (1) JPH02226354A (ja)

Similar Documents

Publication Publication Date Title
US5291614A (en) Real-time, concurrent, multifunction digital signal processor subsystem for personal computers
JPH02226354A (ja) 情報処理システム
US5561818A (en) Microprocessor and data processing system for data transfer using a register file
JPS61151745A (ja) 割込処理方式
JPH07109589B2 (ja) 命令処理方式
JPH07110769A (ja) Vliw型計算機
JPH02226353A (ja) 情報処理システム
JPS59146342A (ja) ル−プ制御方式
JP2591211B2 (ja) 高速割込み処理装置
JPS59223846A (ja) 演算処理装置
JP2000305782A (ja) 演算装置
JPS61253503A (ja) シ−ケンス制御装置
JPH0317143B2 (ja)
JP2002333985A (ja) レジスタ退避復旧方法
JPH02113336A (ja) 非同期例外捕獲方式
JPH0241522A (ja) 関数演算処理装置
JPH0772874B2 (ja) 割込み受取り装置
JPH0258128A (ja) データ処理装置
JPS63211056A (ja) マルチプロセツサシステム
JPH02217924A (ja) データ処理装置のストア処理方式
JPH08235135A (ja) 通信レジスタ付並列計算機
JPH01295337A (ja) モニタルーチン制御移行方式
JPH04178862A (ja) 端末コンピュータのプログラム実行方式
JPS625448A (ja) 情報履歴記憶方式
JPH01311327A (ja) データ処理装置