JPH02226452A - プロセッサバス監視方式 - Google Patents
プロセッサバス監視方式Info
- Publication number
- JPH02226452A JPH02226452A JP1046923A JP4692389A JPH02226452A JP H02226452 A JPH02226452 A JP H02226452A JP 1046923 A JP1046923 A JP 1046923A JP 4692389 A JP4692389 A JP 4692389A JP H02226452 A JPH02226452 A JP H02226452A
- Authority
- JP
- Japan
- Prior art keywords
- processor bus
- period
- control signal
- various information
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
プロセッサ、記憶装置および各種入出力装置をプロセッ
サバスにより接続し、プロセッサバスを経由して相互に
情報を転送する情報処理システムにおけるプロセッサバ
ス監視方式に関し、所定期間より短い継続期間を有する
制御信号に起因する障害発生状態を極力詳細に保存し、
障害解析の効率向上を図ることを目的とし、プロセッサ
バスを経由して各装置間で転送される各種情報を、最近
所定期間に渡って記憶する転送情報記憶手段と、プロセ
ッサバスを経由して転送される、記憶装置に対する制御
信号の継続期間を監視し、所定期間より短い継続期間を
有する制御信号を検出した場合に、予め定められた期間
後に、転送情報記憶手段による各種情報の記憶を停止さ
せる信号幅監視手段占を設ける様に構成する。
サバスにより接続し、プロセッサバスを経由して相互に
情報を転送する情報処理システムにおけるプロセッサバ
ス監視方式に関し、所定期間より短い継続期間を有する
制御信号に起因する障害発生状態を極力詳細に保存し、
障害解析の効率向上を図ることを目的とし、プロセッサ
バスを経由して各装置間で転送される各種情報を、最近
所定期間に渡って記憶する転送情報記憶手段と、プロセ
ッサバスを経由して転送される、記憶装置に対する制御
信号の継続期間を監視し、所定期間より短い継続期間を
有する制御信号を検出した場合に、予め定められた期間
後に、転送情報記憶手段による各種情報の記憶を停止さ
せる信号幅監視手段占を設ける様に構成する。
Ｃ産業上の利用分野〕
本発明は情報処理システムに係り、特にプロセッサ、記
憶装置および各種入出力装置をプロセッサバスにより接
続し、プロセッサバスを経由して相互に情報を転送する
情報処理システムにおけるプロセッサバス監視方式に関
する。
憶装置および各種入出力装置をプロセッサバスにより接
続し、プロセッサバスを経由して相互に情報を転送する
情報処理システムにおけるプロセッサバス監視方式に関
する。
第４図は従来ある情報処理システムの一例を示す図であ
る。
る。
第４図において、プロセッサｌと、記憶装置２と、入出
力装置３とがプロセッサバス４により接続されており、
プロセッサ１がプロセッサバス４を経由して記憶装置２
に、所要のアドレスａ、データｄ （書込みの場合）、
並びに書込み或いは読出し動作を制御する制御信号（以
後コマンドと称する）を転送することにより、記憶装置
２の所定記憶領域（アドレスａ）にデータｄを書込み、
または所定記憶領域からデータｄを読出す。
力装置３とがプロセッサバス４により接続されており、
プロセッサ１がプロセッサバス４を経由して記憶装置２
に、所要のアドレスａ、データｄ （書込みの場合）、
並びに書込み或いは読出し動作を制御する制御信号（以
後コマンドと称する）を転送することにより、記憶装置
２の所定記憶領域（アドレスａ）にデータｄを書込み、
または所定記憶領域からデータｄを読出す。
またプロセッサｌは、入出力装置３を制御して記憶装置
２に対するデータｄの読出しおよび書込みを実行させる
。
２に対するデータｄの読出しおよび書込みを実行させる
。
なおプロセッサ１および入出力装置３は、記憶装置２に
書込むデータｄに、例えばパリティ検査符号の如き誤り
検出符号、或いは誤り検出および訂正符号を付加して記
憶装置２に書込み、また記憶装置２から読出したデータ
ｄに対して誤り検査を実行することにより、記憶装置２
内に格納されているデータｄを検証している。
書込むデータｄに、例えばパリティ検査符号の如き誤り
検出符号、或いは誤り検出および訂正符号を付加して記
憶装置２に書込み、また記憶装置２から読出したデータ
ｄに対して誤り検査を実行することにより、記憶装置２
内に格納されているデータｄを検証している。
一方プロセッサ１が高速化されるに伴い、プロセッサバ
ス４を共用する装置数も増加し、プロセッサ１および入
出力装置３間でプロセッサバス４を競合する際に、プロ
セッサバス４を経由して記憶装置２に転送されるコマン
ドの継続期間が所定期間より短くなる如き異常コマンド
が発生すると、記憶装置２の記憶内容が破壊される障害
が発生する恐れがある。
ス４を共用する装置数も増加し、プロセッサ１および入
出力装置３間でプロセッサバス４を競合する際に、プロ
セッサバス４を経由して記憶装置２に転送されるコマン
ドの継続期間が所定期間より短くなる如き異常コマンド
が発生すると、記憶装置２の記憶内容が破壊される障害
が発生する恐れがある。
かかる障害の発生は、前述の誤り検出符号等により事後
に検出は可能であるが、障害を解析して発生原因迄を究
明することは不可能である。
に検出は可能であるが、障害を解析して発生原因迄を究
明することは不可能である。
以上の説明から明らかな如く、従来ある情報処理システ
ムにおいては、記憶装置２の記憶内容が破壊されたこと
を、誤り検出符号等により事後に検出することは可能で
あるが、コマンドの継続期間が所定期間より短くなった
等の原因は検出不可能である為、障害の解析に長時間を
費やす問題点があった。
ムにおいては、記憶装置２の記憶内容が破壊されたこと
を、誤り検出符号等により事後に検出することは可能で
あるが、コマンドの継続期間が所定期間より短くなった
等の原因は検出不可能である為、障害の解析に長時間を
費やす問題点があった。
本発明は、所定期間より短い継続期間を有する制御信号
に起因する障害発生状態を極力詳細に保存し、障害解析
の効率向上を図ることを目的とする。
に起因する障害発生状態を極力詳細に保存し、障害解析
の効率向上を図ることを目的とする。
第１図は本発明の原理を示す図である。
第１図において、ｌはプロセッサ、２は記憶装置、３は
入出力装置、４はプロセッサバスであり、情報処理シス
テムを構成する。
入出力装置、４はプロセッサバスであり、情報処理シス
テムを構成する。
ｌＯＯは、本発明により情報処理システムに設けられた
転送情報記憶手段である。
転送情報記憶手段である。
２００は、本発明により情報処理システムに設けられた
信号幅監視手段である。
信号幅監視手段である。
転送情報記憶手段１００は、プロセッサバス４を経由し
て各装置間で転送される各種情報を、最近所定期間に渡
って記憶する。
て各装置間で転送される各種情報を、最近所定期間に渡
って記憶する。
信号幅監視手段２００は、プロセッサバス４を経由して
転送される、記憶装置２に対する制御信号の継続期間を
監視し、所定期間より短い継続期間を有する制御信号を
検出した場合に、予め定められた期間後に、前記転送情
報記憶手段１００による各種情報の記憶を停止させる。
転送される、記憶装置２に対する制御信号の継続期間を
監視し、所定期間より短い継続期間を有する制御信号を
検出した場合に、予め定められた期間後に、前記転送情
報記憶手段１００による各種情報の記憶を停止させる。
従って、継’ｍ、 ＃、１１間が所定期間より短い異常
制御信号が発生した際に、プロセッサバスを経由して転
送されていた各種情報を、前後所定期間に渡って詳細に
保有することが可能となり、障害解析および原因究明の
効率が大幅に向上可能となる。
制御信号が発生した際に、プロセッサバスを経由して転
送されていた各種情報を、前後所定期間に渡って詳細に
保有することが可能となり、障害解析および原因究明の
効率が大幅に向上可能となる。
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例による情報処理システムを示
す図であり、第３図は第２図におけるモニタ用記憶部を
例示する図である。なお、全図を通じて同一符号は同一
対象物を示す。
す図であり、第３図は第２図におけるモニタ用記憶部を
例示する図である。なお、全図を通じて同一符号は同一
対象物を示す。
第２図においては、第１図における転送情報記憶手段１
００としてモニタ回路６を構成するアドレス発生部６１
、モニタ用記憶部６２およびクロック発生部６３が設け
られ、また第１図における信号幅監視手段２００として
信号幅監視回路５およびモニタ回路６を構成する計数停
止部６４が設けられている。
００としてモニタ回路６を構成するアドレス発生部６１
、モニタ用記憶部６２およびクロック発生部６３が設け
られ、また第１図における信号幅監視手段２００として
信号幅監視回路５およびモニタ回路６を構成する計数停
止部６４が設けられている。
第２図および第３図において、モニタ回路６内のアドレ
ス発生部６１は、クロック発生部６３から供給される所
定周期τのクロック信号ＣＫに同期して「０」乃至ｒＭ
Ｊを繰返し計数出力する計数回路により構成され、計数
値「０」乃至ｒＭＪをモニタ用記憶部６２にアドレスａ
として伝達する。
ス発生部６１は、クロック発生部６３から供給される所
定周期τのクロック信号ＣＫに同期して「０」乃至ｒＭ
Ｊを繰返し計数出力する計数回路により構成され、計数
値「０」乃至ｒＭＪをモニタ用記憶部６２にアドレスａ
として伝達する。
モニタ用記憶部６２は、プロセッサバス４を経由して、
プロセッサ１、記憶装置２および入出力装置３相互間で
転送されるアドレス、データおよびコマンド等の各種情
報壱、クロック発生部６３から供給されるクロック信号
ＣＫに同期して抽出し、アドレス発生部６１から伝達さ
れるアドレスａ（＝ｒＯＪ乃至「ＭＪ ＞ に１＠次格
納し、最終アドレスａ（＝ｒＭＪ）迄格納し終わると、
改めて先頭アドレスａ（−ｒＯＪ）から順次格納する為
、モニタ用記憶部６２には最近所定期間Ｔ （＝τ×Ｎ
）（但しＮ−Ｍ＋１）内において、プロセッサバス４を
経由して転送された各種情報が保存される。
プロセッサ１、記憶装置２および入出力装置３相互間で
転送されるアドレス、データおよびコマンド等の各種情
報壱、クロック発生部６３から供給されるクロック信号
ＣＫに同期して抽出し、アドレス発生部６１から伝達さ
れるアドレスａ（＝ｒＯＪ乃至「ＭＪ ＞ に１＠次格
納し、最終アドレスａ（＝ｒＭＪ）迄格納し終わると、
改めて先頭アドレスａ（−ｒＯＪ）から順次格納する為
、モニタ用記憶部６２には最近所定期間Ｔ （＝τ×Ｎ
）（但しＮ−Ｍ＋１）内において、プロセッサバス４を
経由して転送された各種情報が保存される。
一方信号幅監視回路５は、プロセッサバス４を経由して
プロセッサ１および入出力装置３から記憶部Ｗ２に転送
されるコマンドの継続期間を、例えばコマンドの継続期
間より充分短い周期で標本化する等の手段により監視し
ており、時点１．に予め定められた期間より短い継・続
期間を有する異常コマンドを検出した場合には、プロセ
ッサｌに対して割込信号ＩＲＱを伝達すると共に、モニ
タ回路６に停止信号ＳＴＰを伝達する。
プロセッサ１および入出力装置３から記憶部Ｗ２に転送
されるコマンドの継続期間を、例えばコマンドの継続期
間より充分短い周期で標本化する等の手段により監視し
ており、時点１．に予め定められた期間より短い継・続
期間を有する異常コマンドを検出した場合には、プロセ
ッサｌに対して割込信号ＩＲＱを伝達すると共に、モニ
タ回路６に停止信号ＳＴＰを伝達する。
モニタ回路６においては、計数停止部６４が信号幅監視
回路５から停止信号ＳＴＰを伝達された時点１．以後、
クロック発生部６３から供給されるクロック（８号ＣＫ
を計数し、ｎ周期のクロック信号ＣＫが供給されたこと
を検出すると、アドレス発生部６１にアドレス供給停止
指示ＡＳＰを伝達する。
回路５から停止信号ＳＴＰを伝達された時点１．以後、
クロック発生部６３から供給されるクロック（８号ＣＫ
を計数し、ｎ周期のクロック信号ＣＫが供給されたこと
を検出すると、アドレス発生部６１にアドレス供給停止
指示ＡＳＰを伝達する。
アドレス発生部６１は、時点【、にモニタ用記憶部６２
に対してアドレスａ１を発生していたとすると、信号幅
監視回路５からアドレス供給停止指示ＡＳＰを伝達され
る迄にｎ個のアドレス（ａ＋１）乃至（ａ、＋ｎ）を発
生してモニタ用記憶部６２に伝達しており、アドレス供
給停止指示ＡＳＰを伝達されると、モニタ用記憶部６２
に対するアドレスａの供給を直ちに停止する。
に対してアドレスａ１を発生していたとすると、信号幅
監視回路５からアドレス供給停止指示ＡＳＰを伝達され
る迄にｎ個のアドレス（ａ＋１）乃至（ａ、＋ｎ）を発
生してモニタ用記憶部６２に伝達しており、アドレス供
給停止指示ＡＳＰを伝達されると、モニタ用記憶部６２
に対するアドレスａの供給を直ちに停止する。
モニタ用記憶部６２は、プロセッサバス４を経由して転
送されていた各種情報をアドレス（ａｔ＋ｆｉ）迄格納
した後、動作を停止する。
送されていた各種情報をアドレス（ａｔ＋ｆｉ）迄格納
した後、動作を停止する。
従ってモニタ用記憶部６２には、信号幅監視回路５が所
定期間より短い継続期間を有するコマンドを検出した時
点ｔ１より、（Ｎ−ｎ） τ以前から、ｎで以後迄の
間に、プロセッサバス４を経由して転送された各種情報
が保存されている。
定期間より短い継続期間を有するコマンドを検出した時
点ｔ１より、（Ｎ−ｎ） τ以前から、ｎで以後迄の
間に、プロセッサバス４を経由して転送された各種情報
が保存されている。
なおｎは、ｒＯＪからｒＮＪ迄の間で任意に設定可能で
ある為、ｎ＝ｒＱＪに設定すれば、計数停止部６４は信
号幅監視回路５から停止信号ＳＴＰを受信すると直ちに
アドレス停止指示ＡＳＰをアドレス発生部６１に伝達し
、アドレス発生部６１はアドレスａ、を伝達した後、直
ちにアドレスａの伝達を停止する為、モニタ用記憶部６
２には時点ｔ、よりＮτ（＝Ｔ）以前塩の各種情報が保
存されることとなり、またｎ＝ｒＮＪに設定すれば、計
数停止部６４は信号幅監視回路５から停止信号ＳＴＰを
受信してからＮ周期のクロック信号が供給された後にア
ドレス停止指示ＡＳＰをアドレス発生部６１に伝達し、
アドレス発生部６１はアドレスａ１を伝達してからアド
レス（ａｌ ＋Ｎ）迄のＮ個のアドレスａを伝達した後
に、アドレスａの伝達を停止する為、モニタ用記憶部６
２には時点ｔ、よりＮτ（＝Ｔ）以後迄の各種情報が保
存されることとなる。
ある為、ｎ＝ｒＱＪに設定すれば、計数停止部６４は信
号幅監視回路５から停止信号ＳＴＰを受信すると直ちに
アドレス停止指示ＡＳＰをアドレス発生部６１に伝達し
、アドレス発生部６１はアドレスａ、を伝達した後、直
ちにアドレスａの伝達を停止する為、モニタ用記憶部６
２には時点ｔ、よりＮτ（＝Ｔ）以前塩の各種情報が保
存されることとなり、またｎ＝ｒＮＪに設定すれば、計
数停止部６４は信号幅監視回路５から停止信号ＳＴＰを
受信してからＮ周期のクロック信号が供給された後にア
ドレス停止指示ＡＳＰをアドレス発生部６１に伝達し、
アドレス発生部６１はアドレスａ１を伝達してからアド
レス（ａｌ ＋Ｎ）迄のＮ個のアドレスａを伝達した後
に、アドレスａの伝達を停止する為、モニタ用記憶部６
２には時点ｔ、よりＮτ（＝Ｔ）以後迄の各種情報が保
存されることとなる。
一方割込信号ＩＲＱを受信したプロセッサ１は、プロセ
ッサバス４からの各種情報の抽出・格納を停止したモニ
タ用記憶部６２の記憶内容を、プロセッサバス４を経由
して抽出し、プロセッサバス４に接続されている外部記
憶装置７に格納した後、当該情報処理システムの初期設
定並びに再開処理を実行する。
ッサバス４からの各種情報の抽出・格納を停止したモニ
タ用記憶部６２の記憶内容を、プロセッサバス４を経由
して抽出し、プロセッサバス４に接続されている外部記
憶装置７に格納した後、当該情報処理システムの初期設
定並びに再開処理を実行する。
診断者は、外部記憶装置７に格納されている記憶内容を
解析することにより、信号幅監視回路５が検出した異常
コマンドによる障害原因を究明する。
解析することにより、信号幅監視回路５が検出した異常
コマンドによる障害原因を究明する。
以上の説明から明らかな如く、本実施例によれば、信号
幅監視回路５が所定期間より継続時間の短いコマンドを
検出した時点ｔ２の前後所定期間Ｔの間に、プロセッサ
バス４を経由して転送された各種情報が保存される為、
かかる異常コマンドに起因する障害の発生状況が詳細に
解析可能となり、原因究明が効率良く実行可能となる。
幅監視回路５が所定期間より継続時間の短いコマンドを
検出した時点ｔ２の前後所定期間Ｔの間に、プロセッサ
バス４を経由して転送された各種情報が保存される為、
かかる異常コマンドに起因する障害の発生状況が詳細に
解析可能となり、原因究明が効率良く実行可能となる。
なお、第２図および第３図はあく迄本発明の一実施例に
過ぎず、例えば本発明の対象となる情報処理システムは
図示されるものに限定されることは無く、他に幾多の変
形が考慮されるが、何れの場合にも本発明の効果は変わ
らない。
過ぎず、例えば本発明の対象となる情報処理システムは
図示されるものに限定されることは無く、他に幾多の変
形が考慮されるが、何れの場合にも本発明の効果は変わ
らない。
以上、本発明によれば、前記情報処理システムにおいて
、継続期間が所定期間より短い異常制御信号が発生した
際に、プロセッサバスを経由して転送されていた各種情
報を、前後所定期間に渡って詳細に保有することが可能
となり、障害解析および原因究明の効率が大幅に向上可
能となる。
、継続期間が所定期間より短い異常制御信号が発生した
際に、プロセッサバスを経由して転送されていた各種情
報を、前後所定期間に渡って詳細に保有することが可能
となり、障害解析および原因究明の効率が大幅に向上可
能となる。
【図面の簡単な説明】
第１図は本発明の原理を示す図、第２図は本発明の一実
施例による情報処理システムを示す図、第３図は第２図
におけるモニタ用記憶部を例示する図、第４図は従来あ
る情報処理システムの一例を示す図である。 図において、１はプロセッサ、２は記憶装置、３は入出
力装置、４はプロセッサバス、５は信号幅監視回路、６
はモニタ回路、７は外部記憶装置、６１はアドレス発生
部、６２はモニタ用記憶部、６３はクロック発生部、６
４は計数停止部、１００は転送情報記憶手段、２００は
信号幅監視手段、本発明の原理図 第 １ 図 水舟日月１：よ３−＋゛ｉ卓反ヌｌ土里ユヌテム第 図 ％２［ｆｆ１ｌ：お１するに夕弔宮己＋、叡肩Ｐ第 ３
図 わし来ある＋真卑′ｇＬ久ｌ工里システム晃 牛
図
施例による情報処理システムを示す図、第３図は第２図
におけるモニタ用記憶部を例示する図、第４図は従来あ
る情報処理システムの一例を示す図である。 図において、１はプロセッサ、２は記憶装置、３は入出
力装置、４はプロセッサバス、５は信号幅監視回路、６
はモニタ回路、７は外部記憶装置、６１はアドレス発生
部、６２はモニタ用記憶部、６３はクロック発生部、６
４は計数停止部、１００は転送情報記憶手段、２００は
信号幅監視手段、本発明の原理図 第 １ 図 水舟日月１：よ３−＋゛ｉ卓反ヌｌ土里ユヌテム第 図 ％２［ｆｆ１ｌ：お１するに夕弔宮己＋、叡肩Ｐ第 ３
図 わし来ある＋真卑′ｇＬ久ｌ工里システム晃 牛
図
Claims (1)
- プロセッサ（１）と、記憶装置（２）と、各種入出力装
置（３）とをプロセッサバス（４）により接続し、前記
プロセッサバス（４）を経由して情報を転送する情報処
理システムにおいて、前記プロセッサバス（４）を経由
して前記各装置間で転送される各種情報を、最近所定期
間に渡って記憶する転送情報記憶手段（１００）と、前
記プロセッサバス（４）を経由して転送される、前記記
憶装置（２）に対する制御信号の継続期間を監視し、所
定期間より短い継続期間を有する制御信号を検出した場
合に、予め定められた期間後に、前記転送情報記憶手段
（１００）による前記各種情報の記憶を停止させる信号
幅監視手段（２００）とを設けることを特徴とするプロ
セッサバス監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1046923A JPH02226452A (ja) | 1989-02-28 | 1989-02-28 | プロセッサバス監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1046923A JPH02226452A (ja) | 1989-02-28 | 1989-02-28 | プロセッサバス監視方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02226452A true JPH02226452A (ja) | 1990-09-10 |
Family
ID=12760850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1046923A Pending JPH02226452A (ja) | 1989-02-28 | 1989-02-28 | プロセッサバス監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02226452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006277078A (ja) * | 2005-03-28 | 2006-10-12 | Fujitsu Ltd | ログ情報管理装置、ログ情報管理方法およびログ情報管理プログラム |
-
1989
- 1989-02-28 JP JP1046923A patent/JPH02226452A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006277078A (ja) * | 2005-03-28 | 2006-10-12 | Fujitsu Ltd | ログ情報管理装置、ログ情報管理方法およびログ情報管理プログラム |
| US7752496B2 (en) | 2005-03-28 | 2010-07-06 | Fujitsu Limited | Method, apparatus, and computer product for managing log data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2137182C1 (ru) | Выполнение инструкции обработки данных | |
| KR102806951B1 (ko) | 버스 모니터링 장치 및 방법, 저장 매체, 전자장치 | |
| JP2006164185A (ja) | デバッグ装置 | |
| JPH02226452A (ja) | プロセッサバス監視方式 | |
| US20240319887A1 (en) | Control device, system program, and method | |
| JP3746957B2 (ja) | 論理分割システムの制御方法 | |
| JPH1139032A (ja) | マルチｃｐｕ型集中監視装置 | |
| JP3196094B2 (ja) | メモリ監視装置 | |
| JP2705401B2 (ja) | マルチプロセッサ制御方法 | |
| JP3019336B2 (ja) | マイクロプロセッサ開発支援装置 | |
| JPH05189312A (ja) | キャッシュメモリ制御方式 | |
| JPS5827538B2 (ja) | 相互監視方式 | |
| JP2635635B2 (ja) | 分散ノード間メモリ情報更新装置 | |
| JPS62166451A (ja) | 論理装置の履歴解折装置 | |
| JPH09128168A (ja) | データ転送方式 | |
| JPH04106637A (ja) | ストール検出回路 | |
| JPH0588995A (ja) | データ通信システム | |
| JPH05298199A (ja) | 入出力制御装置 | |
| JPH0448342A (ja) | インタフェース障害処理方式 | |
| JP2002217977A (ja) | パケット通信装置 | |
| JPH04107670A (ja) | マイクロプロセッサシステム | |
| JPH04195352A (ja) | システムバス方式 | |
| JPH01230111A (ja) | 電源制御方式 | |
| JPH04259045A (ja) | ウオッチドッグタイマ監視方式 | |
| JPH03144745A (ja) | 状態情報記憶方式 |