JPH02226752A - Manufacture of electronic component - Google Patents
Manufacture of electronic componentInfo
- Publication number
- JPH02226752A JPH02226752A JP1047635A JP4763589A JPH02226752A JP H02226752 A JPH02226752 A JP H02226752A JP 1047635 A JP1047635 A JP 1047635A JP 4763589 A JP4763589 A JP 4763589A JP H02226752 A JPH02226752 A JP H02226752A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- lead
- parts
- lead frame
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は電子部品の製造方法に関し、ガラエボなどの安
価な素材を材料にして、ICやLSIなどの電子部品を
簡単に製造する方法に関する。DETAILED DESCRIPTION OF THE INVENTION (Industrial Field of Application) The present invention relates to a method for manufacturing electronic components, and more particularly, to a method for easily manufacturing electronic components such as ICs and LSIs using inexpensive materials such as Gala Evo.
(従来の技術)
ICやLSIなどの電子部品は、ダイボンダーによりベ
アチップをリードフレームに搭載し、次にワイヤボンダ
ーにより両者を極細の金線のようなワイヤで接続した後
、モールドブレス装置によりベアチップを封止するモー
ルド体を形成し、次にプレス装置によりリードフレーム
のリード部を切断して屈曲させることにより製造される
。(Conventional technology) Electronic components such as ICs and LSIs are manufactured by mounting a bare chip on a lead frame using a die bonder, then connecting the two with a wire such as an ultra-thin gold wire using a wire bonder, and then mounting the bare chip using a mold press machine. It is manufactured by forming a molded body for sealing, and then cutting and bending the lead portions of the lead frame using a press device.
ところがこのような手段により製造される電子部品は、
リード部の高密度化に限界があることから、近年、小型
高集積化に対応できるTAB法が見直されてきている。However, electronic components manufactured by such methods are
Since there is a limit to increasing the density of the lead portion, the TAB method, which can cope with miniaturization and high integration, has been reconsidered in recent years.
第7図(a)〜(f)はこの種従来のTAB法による電
子部品の製造工程を示すものである。FIGS. 7(a) to 7(f) show the manufacturing process of electronic components using this kind of conventional TAB method.
同図(a)において、101はポリイミド樹脂から成る
シートであり、その上面にエツチングによりリード部1
02が放射状に形成されている。このシート101は長
尺のフィルムを一定ピッチで切断して形成される。In the same figure (a), 101 is a sheet made of polyimide resin, and lead portions 1 are etched on its upper surface.
02 are formed radially. This sheet 101 is formed by cutting a long film at a constant pitch.
次に同図(b)に示すように、ダイボンダーによりシー
ト101の中央部にフリップチップのようなベアチップ
103を搭載し、次にシート101を切断してリード部
102が舌片状に突出するユニット104を形成しく同
図(C))、次に各リード部102がリードフレーム1
05の各リード部106上に着地するように、ユニット
104をリードフレーム105上に搭載しく同図(d)
) 、次にべアチップ103を封止するモールド体10
7を形成した後(同図(e))、リードフレーム105
のリード部106を切断屈曲させて電子部品108は完
成する(同図(f))。Next, as shown in FIG. 5B, a bare chip 103 such as a flip chip is mounted on the center of the sheet 101 using a die bonder, and then the sheet 101 is cut to form a unit in which the lead portion 102 protrudes like a tongue. 104 (FIG. (C)), and then each lead part 102 is attached to the lead frame 1.
The unit 104 is mounted on the lead frame 105 so that it lands on each lead part 106 of 05 (FIG. 1D).
), then mold body 10 for sealing bare chip 103
After forming the lead frame 105 (FIG. 7(e)),
The electronic component 108 is completed by cutting and bending the lead portion 106 ((f) in the same figure).
(発明が解決しようとする課題)
上記TAB法は、リード部102はエツチングにより形
成されるので、小型高集積化が可能となり、またフリッ
プチップのようなベアチップを搭載するため、ワイヤボ
ンダーによる接続作業が不要になる等の利点があるもの
の、シート101の素材であるポリイミド樹脂はきわめ
て高価であるためコスト高になる欠点があった。(Problems to be Solved by the Invention) In the TAB method, since the lead portion 102 is formed by etching, it is possible to achieve small size and high integration.Also, since a bare chip such as a flip chip is mounted, connection work using a wire bonder is required. Although there are advantages such as eliminating the need for a polyimide resin, the polyimide resin that is the material of the sheet 101 is extremely expensive, so it has the disadvantage of increasing costs.
またシート101の厚さは20μ程度であってきわめて
薄いことから、ユニット104をリードフレーム105
上に搭載する際に、リード部102がふらつきやすく、
このため各リード部102をリードフレーム105の各
リード部lOG上に正しく着地させにくいものであった
。In addition, since the sheet 101 is extremely thin at approximately 20 μm in thickness, the unit 104 is attached to the lead frame 105.
The lead part 102 tends to wobble when mounted on the
For this reason, it was difficult to properly land each lead portion 102 on each lead portion IOG of the lead frame 105.
またシート101は長尺フィルムを切断して形成される
が、この長尺フィルムの取り扱いに手間を要し、殊にそ
の運搬が面倒であることから、作業性があがらない問題
があった。Further, the sheet 101 is formed by cutting a long film, but this long film requires time and effort to handle, and in particular, transporting it is troublesome, so there is a problem that work efficiency is not improved.
したがって本発明は、安価な材料により、上記TAB法
により製造される電子部品と同様の電子部品を簡単に製
造できる方法を提供することを目的とする。Therefore, an object of the present invention is to provide a method for easily manufacturing electronic components similar to those manufactured by the above TAB method using inexpensive materials.
(課題を解決するための手段y
このために本発明は、
(i)電気絶縁性物質から成る基板の上面に、中央側か
ら外側へ向ってエツチングによりリード部を形成する工
程と、
(ii)、リード部の外側部に沿って上記基板を打ち抜
く工程と、
(1■)ベアチップの電極が上記リード部の内側部に着
地するように、上記基板にべアチップを搭載する工程と
、
(iv)基板から打ち抜かれたユニットをリードフレー
ムに搭載して、上記リード部とリードフレームのリード
部を接続する工程と、(v)リード2レームに搭載され
たユニットを封止するモールド体を形成する工程と、(
vi)リード部をリードフレームから切断して屈曲させ
る工程と、
から電子部品の製造工程を構成している。(Means for Solving the Problems) For this purpose, the present invention includes the following steps: (i) forming a lead portion on the upper surface of a substrate made of an electrically insulating material by etching from the center toward the outside; (ii) , a step of punching out the substrate along the outer side of the lead portion; (1) a step of mounting the bare chip on the substrate so that the electrodes of the bare chip land on the inner side of the lead portion; (iv) A step of mounting the unit punched out from the substrate on a lead frame and connecting the lead portion with the lead portion of the lead frame; and (v) a step of forming a mold body for sealing the unit mounted on the lead 2 frame. and,(
vi) The step of cutting and bending the lead part from the lead frame, and the step of manufacturing the electronic component.
(作用)
上記構成によれば、従来のポリイミド樹脂製シートに換
えて、ガラエボのような安価な素材により基板を形成し
、簡易な工程により電子部品を製造できる。(Function) According to the above configuration, the substrate can be formed from an inexpensive material such as Gala Evo instead of the conventional polyimide resin sheet, and electronic components can be manufactured through simple steps.
(実施例1) 次に、図面を参照しながら本発明の詳細な説明する。(Example 1) Next, the present invention will be described in detail with reference to the drawings.
第1図(a)〜(i)は製造工程順の部品図であって、
同図(a)において、1は基板であり、ガラエポなどの
電気絶縁性の安価な合成樹脂により形成されている。そ
の厚さは例えば0.3〜1.3鶴程度であり、かなりの
剛度を有している。この基板lにスルーホール2を形成
した後、同図(b)に示すリード部4を中央側から外側
へ向って複数個放射状に形成する。このリード部4は、
基板1に銅箔のような導電性シートを装着し、不要部を
除去するエツチングにより形成される。上記スルーホー
ル2は、このようにして形成されたリード部4の外側部
に位置しており、次にこのスルーホール2の内壁面に、
メツキ手段などにより導電部5を形成する。FIGS. 1(a) to (i) are parts diagrams in the order of manufacturing steps,
In the figure (a), reference numeral 1 denotes a substrate, which is made of an electrically insulating and inexpensive synthetic resin such as glass epoxy resin. Its thickness is, for example, about 0.3 to 1.3 mm, and it has considerable rigidity. After forming through-holes 2 in this substrate 1, a plurality of lead portions 4 shown in FIG. 2(b) are formed radially outward from the center. This lead part 4 is
It is formed by attaching a conductive sheet such as copper foil to the substrate 1 and etching to remove unnecessary parts. The through hole 2 is located on the outer side of the lead portion 4 formed in this way, and then on the inner wall surface of the through hole 2,
The conductive portion 5 is formed by plating means or the like.
次に同図(C)の打ち抜き線3で示すように、基板1を
リード部4の外側部のスルーホール2に沿って打ち抜き
、次に基板1の中央の着地部6に、ダイボンダーにより
フリップチップのようなベアチップ8を搭載する(同図
(d))。Next, as shown by the punching line 3 in FIG. 2C, the board 1 is punched out along the through holes 2 on the outside of the lead part 4, and then a flip chip is attached to the landing part 6 at the center of the board 1 using a die bonder. A bare chip 8 like this is mounted ((d) in the same figure).
ベアチップ8はその突出電極(バンプ)が、リード部4
の内側部に着地するように、基板lに搭載される。次に
打ち抜き線3の内部のユニット7は基板lから分離され
たうえで(同図(e))、リードフレーム11に搭載さ
れる(同図(f))。The bare chip 8 has its protruding electrodes (bumps) connected to the lead portion 4.
It is mounted on the board l so that it lands on the inside part of the board l. Next, the unit 7 inside the punched wire 3 is separated from the substrate 1 (FIG. 1(e)), and then mounted on the lead frame 11 (FIG. 2(f)).
第2図は、リードフレーム11を示すものである。この
リードフレーム11は導電性の金属薄板若しくはガラエ
ボ、セラミック等の薄板から成り、その中央部には矩形
の開口部12が形成されている。この開口部12の縁部
に沿ってリード部13が舌片状に多数形成されており、
ユニット7は、そのスルーホール
ド部13上に着地するようにリードフレーム11上に搭
載される.また開口部12の周囲には、矩形の小孔部1
4が形成されており、更にリードフレーム11の両側部
には、ピッチ送り用の小孔15が形成されている.第1
図(f)の部分拡大図において、16はユニット7をリ
ードフレーム11搭載するに先立ち、リード部13上に
予め塗布されたクリーム半田のような導電性ボンドであ
り、リード部4とリード部13は、導電部5とボンド1
6を介して接続される。FIG. 2 shows the lead frame 11. This lead frame 11 is made of a thin conductive metal plate, glass plate, ceramic plate, etc., and has a rectangular opening 12 formed in its center. A large number of tongue-shaped lead portions 13 are formed along the edge of the opening 12.
The unit 7 is mounted on the lead frame 11 so as to land on the through-hold portion 13 thereof. Further, around the opening 12, a rectangular small hole 1 is formed.
4 is formed, and small holes 15 for pitch feeding are formed on both sides of the lead frame 11. 1st
In the partial enlarged view of FIG. is the conductive part 5 and bond 1
6.
このようにしてユニット7が搭載されたリードフレーム
11は、モールドブレス装置へ送られ、ベアチップ8は
モールド体17により封止される(同図(g))、次い
でプレス装置へ送られてリード部13はリードフレーム
11から切断されるとともに屈曲され、電子部品19は
完成する(同図(h)、 (i))。同図(f)の部
分拡大図において、破線18はリード部13をリードフ
レーム11から切断する切断線、同図(i)において、
20はベアチップ8に突設された突出電極(バンプ)で
ある。The lead frame 11 on which the unit 7 is mounted in this manner is sent to a mold press machine, and the bare chip 8 is sealed with a mold body 17 (see (g) in the same figure), and then sent to a press machine to form a lead part. 13 is cut and bent from the lead frame 11, and the electronic component 19 is completed ((h) and (i) in the same figure). In the partially enlarged view of the same figure (f), the broken line 18 is a cutting line that cuts the lead part 13 from the lead frame 11, and in the same figure (i),
20 is a protruding electrode (bump) provided protrudingly from the bare chip 8 .
ところでこの種電子部品の特性検査は、−mにリード部
に特性検査装置の電極を当て、実際に電流を流してみる
ことにより行われる。By the way, the characteristics of this type of electronic component are tested by applying an electrode of a characteristics testing device to the lead portion of -m and actually applying current to the lead.
この電子部品19の場合、特性検査は、第1図(d)〜
(e)の段階で行う.この段階においては、リード部4
は基板1若しくはユニット7の上面に露呈しており、し
たがってラインを搬送しながら、リード部4に特性検査
装置の電極を当てて、簡単に検査を行うことができる。In the case of this electronic component 19, the characteristic inspection is performed in FIGS.
Perform step (e). At this stage, the lead portion 4
are exposed on the upper surface of the substrate 1 or the unit 7, and therefore inspection can be easily performed by applying the electrodes of the characteristic testing device to the lead portion 4 while conveying the line.
この検査は、(d)〜(e)の何れの段階で行ってもよ
いが、(d)の段階ではユニット7は基板lに装置され
て保護されており、したがって多少乱雑に取り扱っても
損傷しにくいので、(e)の段階よりも(d)の段階の
方が特性検査を行いやすい。This inspection may be performed at any stage from (d) to (e), but at stage (d), the unit 7 is protected by being attached to the board 1, so even if it is handled roughly, it will not be damaged. Therefore, it is easier to conduct a characteristic test in stage (d) than in stage (e).
(実施例2)
第3図は他の実施例を示すものであって、このものは、
基板1にエツチングによりリード部4を形成しく同図(
a)) 、次にこれを打ち抜いてユニット7を形成する
とともに、フリップチップのようなベアチップ8を搭載
する(同図(b))、なお第4図に示すように、リード
部4の内側部に突出電極25を形成し、この突出電極2
5上にバンプを有しないベアチップ8aを搭載してもよ
い。(Example 2) FIG. 3 shows another example, which includes:
The lead portion 4 is formed on the substrate 1 by etching.
a)) Next, this is punched out to form the unit 7, and a bare chip 8 such as a flip chip is mounted (FIG. 4(b)).As shown in FIG. A protruding electrode 25 is formed on the protruding electrode 2.
A bare chip 8a having no bumps may be mounted on the chip 5.
次にこのユニット7をベアチップ8を下側にしてリード
フレーム11に搭載する(同図(C))、リードフレー
ム11のリード部13には突出電極25が突設されてお
り、リード部4はこの突出電極25に接地する。なお第
5図に示すように、ユニット7側のリード部4の外側部
に突出電極26を形成し、この突出電極26をリード部
13に着地させてもよい。次に上記第1実施例と同様に
モールド体17を形成し、リード部13を切断屈曲する
ことにより、電子部品が完成する.このようにこの手段
によれば、スルーホール2や導電部5を形成する工程や
ボンド16を塗布する工程を省略できる。Next, this unit 7 is mounted on a lead frame 11 with the bare chip 8 facing downward (see (C) in the same figure).The lead portion 13 of the lead frame 11 has protruding electrodes 25 protruding from the lead portion 4. This protruding electrode 25 is grounded. Incidentally, as shown in FIG. 5, a protruding electrode 26 may be formed on the outer side of the lead part 4 on the unit 7 side, and this protruding electrode 26 may be made to land on the lead part 13. Next, the molded body 17 is formed in the same manner as in the first embodiment, and the lead portions 13 are cut and bent to complete the electronic component. According to this means, the steps of forming the through holes 2 and the conductive portions 5 and the step of applying the bond 16 can be omitted.
なお上記実施例は、1枚の基板1から1個の電子部品1
9を製造する1個取りの場合を例にとって説明したが、
第6図に示すように大形の基板21から複数個の電子部
品を同時に製造する多数個取りでもよいものである。ま
た上記工程順は適宜前後の順を入れかえてもよいもので
あり、例えば基板1の打ち抜きを行った後で、スルーホ
ール2を形成してもよく、あるいは打ち抜きとスルーホ
ール2の形成を同時に行ってもよいものである。Note that in the above embodiment, one electronic component 1 is transferred from one substrate 1.
The explanation was given using the case of a single-cavity machine manufacturing 9 as an example.
As shown in FIG. 6, multiple electronic components may be produced simultaneously from a large substrate 21. Further, the above process order may be changed as appropriate; for example, after punching the substrate 1, the through holes 2 may be formed, or punching and forming the through holes 2 may be performed at the same time. It is a good thing.
(発明の効果)
以上説明したように本発明によれば、高価なポリイミド
樹脂に換えて、ガラエボのような安価で取り扱いが簡易
な素材により、簡単に電子部品を製造することができる
。(Effects of the Invention) As explained above, according to the present invention, electronic components can be easily manufactured using an inexpensive and easy-to-handle material such as Gala Evo instead of expensive polyimide resin.
図は本発明の実施例を示すものであって、第1図(a)
〜(1)は製造工程順の部品図、第2図はリードフレー
ムの斜視図、第3図(3m)〜(C)は他の実施例の製
造工程順の部品図、第4図及び第5図は他の実施例の部
分側面図、第6図は多数個取り用基板の斜視図、第7図
(a)〜(f)は従来方法の製造工程順の部品図である
。
1・・・基板
4・・・リード部
7・・・ユニット
8.8a・・・ベアチップ
11・・・リードフレーム
13・・・リード部
17・・・モールド体The figure shows an embodiment of the present invention, and FIG. 1(a)
- (1) are parts diagrams in the order of the manufacturing process, Figure 2 is a perspective view of the lead frame, Figures 3 (3m) - (C) are parts diagrams in the order of the manufacturing process of other examples, Figures 4 and 3 5 is a partial side view of another embodiment, FIG. 6 is a perspective view of a multi-piece board, and FIGS. 7(a) to 7(f) are component diagrams showing the order of manufacturing steps in a conventional method. 1...Substrate 4...Lead part 7...Unit 8.8a...Bare chip 11...Lead frame 13...Lead part 17...Mold body
Claims (1)
ら外側へ向ってエッチングによりリード部を形成する工
程と、 (ii)リード部の外側部に沿って上記基板を打ち抜く
工程と、 (iii)ベアチップの電極が上記リード部の内側部に
着地するように、上記基板にべアチップを搭載する工程
と、 (iv)基板から打ち抜かれたユニットをリードフレー
ムに搭載して、上記リード部とリードフレームのリード
部を接続する工程と、 (v)リードフレームに搭載されたユニットを封止する
モールド体を形成する工程と、 (vi)リード部をリードフレームから切断して屈曲さ
せる工程と、 から成ることを特徴とする電子部品の製造方法。[Claims] (i) forming a lead portion on the upper surface of a substrate made of an electrically insulating material by etching from the center to the outside; (ii) forming a lead portion on the upper surface of the substrate along the outer side of the lead portion; (iii) mounting the bare chip on the board so that the electrodes of the bare chip land on the inside of the lead part; (iv) mounting the unit punched from the board on a lead frame. (v) forming a molded body for sealing the unit mounted on the lead frame; and (vi) cutting the lead part from the lead frame. A method of manufacturing an electronic component, comprising: a step of bending the component by bending the component.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1047635A JP2718146B2 (en) | 1989-02-28 | 1989-02-28 | Electronic component manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1047635A JP2718146B2 (en) | 1989-02-28 | 1989-02-28 | Electronic component manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02226752A true JPH02226752A (en) | 1990-09-10 |
| JP2718146B2 JP2718146B2 (en) | 1998-02-25 |
Family
ID=12780690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1047635A Expired - Fee Related JP2718146B2 (en) | 1989-02-28 | 1989-02-28 | Electronic component manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2718146B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5102818A (en) * | 1989-09-21 | 1992-04-07 | Deutsche Itt Industries Gmbh | Method for the smooth fine classification of varactor diodes |
| JPH09162346A (en) * | 1995-12-08 | 1997-06-20 | Kenseidou Kagaku Kogyo Kk | Novel lead frame |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61274333A (en) * | 1985-05-29 | 1986-12-04 | Toshiba Corp | Semiconductor device |
| JPS62279663A (en) * | 1986-05-28 | 1987-12-04 | Toshiba Corp | Semiconductor device |
-
1989
- 1989-02-28 JP JP1047635A patent/JP2718146B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61274333A (en) * | 1985-05-29 | 1986-12-04 | Toshiba Corp | Semiconductor device |
| JPS62279663A (en) * | 1986-05-28 | 1987-12-04 | Toshiba Corp | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5102818A (en) * | 1989-09-21 | 1992-04-07 | Deutsche Itt Industries Gmbh | Method for the smooth fine classification of varactor diodes |
| JPH09162346A (en) * | 1995-12-08 | 1997-06-20 | Kenseidou Kagaku Kogyo Kk | Novel lead frame |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2718146B2 (en) | 1998-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6849945B2 (en) | Multi-layered semiconductor device and method for producing the same | |
| JP3588801B2 (en) | Method for manufacturing semiconductor device | |
| US6291892B1 (en) | Semiconductor package that includes a shallow metal basin surrounded by an insulator frame | |
| JPH07193187A (en) | Electronic device with coplanar heat sink and electrical contacts | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JP3097653B2 (en) | Semiconductor device package and method of manufacturing the same | |
| US6444494B1 (en) | Process of packaging a semiconductor device with reinforced film substrate | |
| JP2000299423A (en) | Lead frame, semiconductor device using the same, and method of manufacturing the same | |
| US7076870B2 (en) | Manufacturing process for a surface-mount metal-cavity package for an oscillator crystal blank | |
| JP2001015629A (en) | Semiconductor device and manufacturing method thereof | |
| US5118556A (en) | Film material for film carrier manufacture and a method for manufacturing film carrier | |
| JP2718146B2 (en) | Electronic component manufacturing method | |
| JP2718145B2 (en) | Electronic component manufacturing method | |
| US6551855B1 (en) | Substrate strip and manufacturing method thereof | |
| US20210098355A1 (en) | Semiconductor package with wettable slot structures | |
| JP2753713B2 (en) | Lead frame assembly sheet | |
| KR100337180B1 (en) | Packaged semiconductor device and method for manufacturing the same | |
| JP3912496B2 (en) | Tape carrier for semiconductor device and manufacturing method thereof | |
| JPH09129784A (en) | Semiconductor device and manufacturing method thereof | |
| JPH07249708A (en) | Semiconductor device and its mounting structure | |
| JP2819321B2 (en) | Electronic component mounting substrate and method of manufacturing the electronic component mounting substrate | |
| JP2000236058A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0493059A (en) | Semiconductor package | |
| JPS59152656A (en) | Semiconductor device | |
| JPH10270593A (en) | Manufacture of semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |