JPH02226775A - Semiconductor manufacturing method - Google Patents
Semiconductor manufacturing methodInfo
- Publication number
- JPH02226775A JPH02226775A JP4699389A JP4699389A JPH02226775A JP H02226775 A JPH02226775 A JP H02226775A JP 4699389 A JP4699389 A JP 4699389A JP 4699389 A JP4699389 A JP 4699389A JP H02226775 A JPH02226775 A JP H02226775A
- Authority
- JP
- Japan
- Prior art keywords
- region
- diffusion
- substrate
- impurities
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体の製造方法に係わり、詳しくは、5I
T(静電誘導トランジスタ)の製造方法及び5ITby
(静電誘導サイリスク)の製造方法におけるゲート部へ
の不純物再拡散工程の方法に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor, and more specifically,
Method for manufacturing T (static induction transistor) and 5ITby
The present invention relates to a method of re-diffusion of impurities into a gate portion in a manufacturing method of (electrostatic induction silice).
一般に、SIT及びS[Th、のゲート電極のオーミッ
クコンタクトをとるには、これらの製造方法において、
ゲート部に不純物(ドーパント)を再拡散する工程が含
まれる。従来この種の方法として、熱拡散法又はイオン
注入法を用いるのが主流である。Generally, in order to make ohmic contact between the gate electrodes of SIT and S[Th, in these manufacturing methods,
This includes a step of re-diffusing impurities (dopants) into the gate area. Conventionally, as this type of method, thermal diffusion method or ion implantation method has been mainly used.
しかしながら、上記従来の熱拡散法又はイオン注入法は
、1000℃以上の熱工程を要するため、この熱工程時
、ゲート領域の不純物がチャネル領域へ拡散してしまい
、この結果、チャネル抵抗が増大する(即ち、オン抵抗
が大きくなる)という欠点がある0例えば、増幅動作を
行うとき、ンスからドレイン(SITの場合)へ又はカ
ソードからアノード(SIThyの場合)へ流れる電子
の量が減少してしまうという不都合が生じている。However, the above-mentioned conventional thermal diffusion method or ion implantation method requires a thermal process at 1000°C or higher, and during this thermal process, impurities in the gate region diffuse into the channel region, resulting in an increase in channel resistance. For example, when performing an amplification operation, the amount of electrons flowing from the source to the drain (in the case of SIT) or from the cathode to the anode (in the case of SIThy) decreases. This is an inconvenience.
本発明は、上記従来の問題点に着目し、ゲート部への不
純物再賦敞工程時に低温化を図ることにより、オン抵抗
を低減し帰る半導体の製造方法の提供を目的とする。The present invention has focused on the above-mentioned conventional problems, and aims to provide a method for manufacturing a semiconductor in which on-resistance is reduced by lowering the temperature during the step of reimposing impurities into the gate portion.
(課題を解決するための手段及び作用〕上記目的査達成
するため、本発明に係わる半導体の製造方法は、第1図
を参照して説明すれば、SIT又はsx’rhyの製造
方法において、ゲート部Gへの不純物再拡散法がレーザ
ドーピング法である構成とした。かかる構成によれば、
ゲート部Gへの不純物再拡散を低11(常温)で実施す
ることができるため、ゲート部Gの初めの拡散不純物が
拡散してチャネルが狭くなることを防ぐことができ、し
かも、レーザを使用しているため、この再拡散自体もま
た均一、かつ、高精度なものにすることができる。(Means and Effects for Solving the Problems) In order to achieve the above objectives, the semiconductor manufacturing method according to the present invention will be described with reference to FIG. The configuration is such that the impurity re-diffusion method into part G is a laser doping method. According to this configuration,
Since the impurity re-diffusion into the gate part G can be carried out at low temperature (room temperature), it is possible to prevent the initial diffusion impurities in the gate part G from diffusing and narrowing the channel. Therefore, this re-diffusion itself can also be made uniform and highly accurate.
(実施例〕 以下本発明の実施例を図面を参照して説明する。(Example〕 Embodiments of the present invention will be described below with reference to the drawings.
先ず第2図に基づき、レーザ照射装置と、本発明に係わ
る製造方法のレーザドーピング法とを説明し、次に第3
図及び第4図に基づき、SITを例として、本発明に係
わる製造方法を含む全製造工程を説明する。First, the laser irradiation device and the laser doping method of the manufacturing method according to the present invention will be explained based on FIG. 2, and then the third
Based on the drawings and FIG. 4, the entire manufacturing process including the manufacturing method according to the present invention will be explained using SIT as an example.
レーザ照射装置は、第2図に示す通り、基板1Bを設置
するための真空槽tiと、この真空槽11に母材ガス1
9を導入する配管12と、真空槽ll内のガスや空気を
排気するための配管13と、誉れに続く排気装置14と
、レーザ光17を導入するために真空槽11に設けられ
た石英窓15と、レーザ光17を発振するためのレーザ
装置16とから構成されている。かかるレーザ照射装置
においてレーザドーピング法は、基板1Bの表面に不純
物を吸着せしめる第1工程と、基板18ヘレーザ光17
を照射して不純物をゲート部に再拡散せしめる第2工程
とからなる。As shown in FIG. 2, the laser irradiation device includes a vacuum chamber ti for installing a substrate 1B, and a base material gas 1 in this vacuum chamber 11.
9, a pipe 13 for exhausting gas and air in the vacuum chamber 11, an exhaust device 14 following the vacuum chamber 11, and a quartz window provided in the vacuum chamber 11 for introducing the laser beam 17. 15, and a laser device 16 for oscillating laser light 17. In such a laser irradiation device, the laser doping method includes a first step of adsorbing impurities onto the surface of the substrate 1B, and a laser beam 17 applied to the substrate 18.
and a second step of irradiating impurities to re-diffuse the impurities into the gate portion.
第1工程には、次の方法がある。The first step includes the following method.
(1)基板表面にガス状の不純物を吸着させる方法(下
記第1実施例に採用する方法)
基板18を真空槽11に設置後、この真空槽11内を排
気し、次に不純物を含有した母材ガス19の雰囲気にす
る。このようにすると、不純物は基板18上に吸着され
る0次にレーザ光17の照射を行うが、これは母材ガス
19の雰囲気中で行りてもよいし又は母材ガス19を除
去した後の真空中で行ってもよい0例えば、p形を形成
するときは、ホウ素Bなどを含有する母材ガス(B2H
6、BF2等) 19を用い、他方n形を形成するとき
は、リンP又はヒ1tAsなどを含有する母材ガス19
を用いる。(1) Method of adsorbing gaseous impurities on the surface of the substrate (method adopted in the first embodiment below) After placing the substrate 18 in the vacuum chamber 11, the inside of this vacuum chamber 11 is evacuated, and then the impurity containing impurities is adsorbed. Create an atmosphere of base material gas 19. In this way, the impurities are adsorbed onto the substrate 18 by irradiation with the zero-order laser beam 17, but this may be done in the atmosphere of the base material gas 19 or by removing the base material gas 19. For example, when forming p-type, a base material gas containing boron B etc. (B2H
6, BF2, etc.) 19, and when forming the other n-type, a base material gas 19 containing phosphorus P or H1tAs, etc.
Use.
(2)基板表面に不純物を含有した膜(拡散源膜)を形
成する方法(下記第2実施例で採用する方法)
基板表面に真空蒸着法又はプラズマCVD法等により拡
散B膜を形成する0例えばプラズマCVD法では、p膨
拡散源躾はa−BH膜又はBNIIが形成され、他方n
膨拡散源膜はa−PH膜又はPNlll[が形成される
。またスピンコード法で拡散11111!を塗布するの
もよい0例えば、p膨拡散fsll!の形成はホウlA
Bを含有−した被膜形成用塗布液を用いる。他方、n膨
拡散aysめ形成はリンPを含有したS、i 02系被
膜形成用塗布液を用いる。これらはいずれも添加剤(拡
散用不純物又はガラス質形成剤等)を冑機溶剤(アルコ
ール系)に溶解した液体状物質であって、スピンコード
法ではこれを基板上へ簡単に塗布できる。このようにし
て拡散源膜を形成した基板へ、前記拡散源膜を介してレ
ーザ照射を行うことにより、基板内に不純物が拡散され
る。尚、前記溶液の濃度及び/又はスピンコードにおけ
る回転数を種々変更することにより膜厚を制御し、基板
中への拡散量(又は濃度)を間接的に制御することがで
きる。再拡散完了後、かかる拡散源膜は除去される(以
上図示しない、詳細は下記第2実施例参照)。(2) Method of forming a film containing impurities (diffusion source film) on the substrate surface (method adopted in the second embodiment below) Forming a diffusion B film on the substrate surface by vacuum evaporation, plasma CVD, etc. For example, in the plasma CVD method, an a-BH film or BNII is formed as a p-swell diffusion source, and an n
The swelling diffusion source film is formed of an a-PH film or PNlll[. Also spread 11111 using the spin code method! It is also good to apply 0 For example, p swelling diffusion fsll! The formation of HOlA
A film-forming coating liquid containing B is used. On the other hand, for the formation of n-swelling diffusion ays, an S, i02-based coating solution containing phosphorus P is used. All of these are liquid substances in which additives (diffusion impurities, glass forming agents, etc.) are dissolved in a solvent (alcohol-based), and can be easily applied onto a substrate using the spin code method. The impurity is diffused into the substrate by irradiating the substrate with the diffusion source film formed in this way with a laser through the diffusion source film. Note that by variously changing the concentration of the solution and/or the rotation speed of the spin code, the film thickness can be controlled, and the amount of diffusion (or concentration) into the substrate can be indirectly controlled. After the re-diffusion is completed, the diffusion source film is removed (not shown above; see second embodiment below for details).
次にレーザ光17を基板1Bに照射する第2工程につい
て述べる。レーザ装置16から発振した9、−ザ光17
は、石英窓15を介し、真空槽11内に設置された基@
18へ照射される。照射の位置移動や位置設定はレーザ
光17又は基板18を移動させることにより自在にする
ことができる。Next, the second step of irradiating the substrate 1B with the laser beam 17 will be described. 9, - the light 17 oscillated from the laser device 16
is a substrate installed in the vacuum chamber 11 through the quartz window 15.
18 is irradiated. The position of irradiation can be moved and set freely by moving the laser beam 17 or the substrate 18.
レーザ装置16はXeC1、にrF等のエキシマレーザ
、Arレーザ、YAGレーザ等の中から、所望の再拡散
深さや濃度に合致した適当な波長を持つものを選択して
用い、その照射時間やパルス回数を制御することにより
不純物を基板18内に再拡散する。The laser device 16 uses a laser having an appropriate wavelength that matches the desired re-diffusion depth and concentration from among excimer lasers such as XeC1 and rF, Ar lasers, YAG lasers, etc., and adjusts the irradiation time and pulse. The impurities are re-diffused into the substrate 18 by controlling the number of times.
第3図及び第4図は、SITの製造を例にして、本発明
に係わる半導体の製造方法を含む製造方法の実施例を示
す図である。3 and 4 are diagrams showing an example of a manufacturing method including a semiconductor manufacturing method according to the present invention, taking the manufacturing of an SIT as an example.
第3図(a)〜(g)は本発明の第1実施例のSITの
製造工程図であり、第1導電形としてn形を、他方第2
導電形としてp形を用いたnチャネルのSITの製造例
である。この実施例は、上述のレーザドーピング法の「
第1工程が基板表面にガス状の不純物を吸着させる方法
」を用いた(第3図(f)工程図)ものである。FIGS. 3(a) to 3(g) are manufacturing process diagrams of the SIT according to the first embodiment of the present invention, in which the first conductivity type is the n-type, and the second conductivity type is the n-type.
This is an example of manufacturing an n-channel SIT using p-type conductivity. This example uses the laser doping method described above.
The first step uses a method in which gaseous impurities are adsorbed onto the substrate surface (FIG. 3(f) process diagram).
第3図(a):n”形シリコン基板上に、エピタキシャ
ル成長法によってリンP等のn形不純物を添加したn−
エピタキシャル層を成長せしめる。Figure 3(a): n-type silicon substrate doped with n-type impurities such as phosphorus P by epitaxial growth on an n-type silicon substrate.
Grow the epitaxial layer.
又は、n−シリコン基板に、n形不純物を拡散し、高濃
度のn“領域を形成せしめる。このようにn形不純物を
リンPとして、リン濃度1xto’・〜5X10”7c
〜3のn′領域1と、リン濃度1×l Q l!〜to
”7c〜3のn−領域2とを備えたシリコン基板を形成
する。Alternatively, an n-type impurity is diffused into an n-silicon substrate to form a highly concentrated n" region. In this way, using phosphorus P as the n-type impurity, the phosphorus concentration is 1xto'.~5x10"7c.
~3 n′ region 1 and phosphorus concentration 1×l Q l! ~to
``A silicon substrate having n- regions 2 of 7c to 3 is formed.
第3図(b)+n−領域2の表面にマスクを介してホウ
、IBなどのp形不純物を拡散し、ホウ素濃度lXl0
”〜5XlO”7c〜3のストライプ状の20領域3を
形成する。このp0領域3が埋め込み領域となる。FIG. 3(b) P-type impurities such as boron and IB are diffused on the surface of +n- region 2 through a mask, and boron concentration lXl0
20 striped regions 3 of "~5XlO" 7c~3 are formed. This p0 area 3 becomes the embedding area.
第3図<c>:p”領域3を埋め込むためのれエピタキ
シャル層4を、リンPを含むSiH4を原料として95
0℃で5〜10μmの厚さに積層(リン濃度IXI O
”〜10”7c〜3 )する。Fig. 3 <c>: A 95% epitaxial layer 4 is formed using SiH4 containing phosphorus P as a raw material for embedding the p'' region 3.
Laminated to a thickness of 5 to 10 μm at 0°C (phosphorus concentration IXI O
"~10"7c~3).
第3図(d)+n−エピタキシャル層4の表面に、更に
不純物拡散を行い、n9領域5 (リン濃度lX 10
”〜1 G”7c〜3 )を形成する。FIG. 3(d) Further impurity diffusion is performed on the surface of the +n- epitaxial layer 4, and the n9 region 5 (phosphorus concentration lX 10
"~1 G"7c~3) is formed.
第3図(e) :ゲート部への不純物再拡散を行うため
、n−エピタキシャル層4と、この表面に形成したn″
″領域5の不必要部分をエツチング除去した後、マスク
材としてAI又は5i02等のマスク領域6を形成する
。Figure 3(e): In order to re-diffuse impurities into the gate part, the n-epitaxial layer 4 and the n'' layer formed on this surface
After removing unnecessary portions of the region 5 by etching, a mask region 6 of AI or 5i02 or the like is formed as a mask material.
第3図(f) :マスク領域6を施した基板1Bを、レ
ーザ照射装置の真空槽11に設置する。そして真空槽l
l内を一旦真空にし、そのl&H2希釈の5%B2H6
を50 T orr導入する0次に、石英2115を通
して基板18のp9領域3へ垂直にXaCjエキシマレ
ーザ光(波長308 mm)17を照射する。照射エネ
ルギーがIJ/cm2・5hot、1回照射のとき、ホ
ウ素濃度3×10”7c〜3.潔さO’、l#rnのp
”li域7が形成された。このとき、不純物濃度を高く
したい場合は照射国数を多くすればよい、また拡散深さ
を深くするしたい場合はレーザ光17のエネルギーを高
くすればよい、尚、レーザ照射前に母材ガス82H6を
除去してもよい。FIG. 3(f): The substrate 1B provided with the mask region 6 is placed in a vacuum chamber 11 of a laser irradiation device. and vacuum chamber
Make a vacuum inside the l and add 5% B2H6 of the l&H2 dilution.
Next, XaCj excimer laser light (wavelength: 308 mm) 17 is irradiated perpendicularly to the p9 region 3 of the substrate 18 through the quartz 2115. When the irradiation energy is IJ/cm2・5hot and one irradiation, the boron concentration is 3×10"7c~3. Cleanliness O', p of l#rn
"Li region 7 has been formed. At this time, if you want to increase the impurity concentration, you can increase the number of irradiated countries. If you want to increase the diffusion depth, you can increase the energy of the laser beam 17. , the base material gas 82H6 may be removed before laser irradiation.
第3図(g):電極取り出しのため、マスク領域6を除
去し、最後にAIなどの金属薄膜からなる電極8.9、
lOを形成することにより、31Tは完成する。FIG. 3(g): To take out the electrode, mask area 6 is removed, and finally electrode 8.9 made of a metal thin film such as AI,
By forming IO, 31T is completed.
第4図(a)〜(h)は本発明の第2実施例のSITの
製造工程図であり、IR1実施例と同様、nチャネルS
ITの製造例である。この実施例は、上述のレーザドー
ピング法の第1工程が[基板表面に不純物を含有したI
I(拡散figりを形成する方法」を用いた(第4図(
f)及び(g)工程図)ものである。FIGS. 4(a) to 4(h) are manufacturing process diagrams of the SIT according to the second embodiment of the present invention, and similar to the IR1 embodiment, the n-channel SIT
This is an example of IT manufacturing. In this example, the first step of the laser doping method described above is [Ion containing impurities on the substrate surface].
I (method of forming a diffused fig) was used (Fig. 4 (
f) and (g) process diagram).
第4図(a)二n”形シリコン基板上に、エピタキシャ
ル成長法によってリンPなどのn型不純物を添加したn
゛エピタキシヤル層成長せしめる。又は、n−シリコン
基板に、n形不純物を拡散して高濃度の00領域を形成
せしめる。このようにn形不純物をリンPとして、リン
濃度1×lO”〜5 X 10 ”/ c 〜3のn″
領領域表、リン濃度LX 10”〜1014/cm3の
n−領域2とを備えたシリコン基板を形成する。Figure 4 (a) N-type silicon substrate doped with n-type impurities such as phosphorus P by epitaxial growth on a 2n”-type silicon substrate.
``Grow epitaxial layer. Alternatively, n-type impurities are diffused into an n-silicon substrate to form a highly concentrated 00 region. In this way, assuming that the n-type impurity is phosphorus P, the phosphorus concentration is 1 x lO''~5 x 10''/c~3n''
A silicon substrate is formed having a region table and an n- region 2 having a phosphorus concentration LX of 10'' to 1014/cm3.
第4図(b):n−領域2の表面にマスクを介してホウ
素Bなどのp形不純物を拡散し、ホウ素濃度txto’
″〜5X10”7c〜3のストライブ状のp9領域3を
形成する。このp1領域3が埋め込み領域となる。FIG. 4(b): A p-type impurity such as boron B is diffused into the surface of the n-region 2 through a mask, and the boron concentration txto'
A striped p9 region 3 of 7c to 5×10” is formed. This p1 area 3 becomes the embedding area.
第4図(c):p”fl域3を埋め込むためのnエピタ
キシャル層4をリンPを含むSiH4を原料として95
0℃で5〜lOμmの厚さに積層(リン濃度I X 1
0 ”〜10”’/ e 〜3 )する。Figure 4(c): An n epitaxial layer 4 for burying the p"fl region 3 is formed using SiH4 containing phosphorus P as a raw material.
Laminated to a thickness of 5 to 10 μm at 0°C (phosphorus concentration I
0''~10'''/e~3).
第4図(d):n−エピタキシャル層4の表面に、更に
不純物拡散を行い、n9領域5(リン濃度lXl0”〜
10”7c〜3)を形成する。FIG. 4(d): Further impurity diffusion is performed on the surface of the n- epitaxial layer 4, and the n9 region 5 (phosphorus concentration lXl0''~
10"7c~3).
第4図(e):ゲート部への不純物再拡散を行うため、
n−エピタキシャル層4と、この表面に形成したn0領
域5の不必要部分をエツチング除去した後、マスク材と
してAI又はS l 02等のマスク領域6を形成する
。Figure 4(e): To re-diffuse impurities into the gate area,
After removing unnecessary portions of the n-epitaxial layer 4 and the n0 region 5 formed on its surface by etching, a mask region 6 of AI or S102 or the like is formed as a mask material.
第4図<r>:p”領域3の表面に、p型拡散源膜とし
て、スピンコード法でホウmBを含んだ5102系被膜
形成用塗布液を塗布する。又はCVD法t’s lH4
+82H6+02ガスなどを原料としてB2O3+S
102の拡散源膜7Aを形成する0例えば、プラズマC
VD法ではB2H6+N2ガスを原料としてBNMを形
成してもよく、又はB2H6ガスを原料としてa−BH
膜を形成してもよい0本例では、前記B2O3+510
2の拡@源膜7Aが形成された基板18をレーザ照射装
置の真空槽ll内に設置した。そして真空槽11内を真
空にした後、石英窓15を通して基板18のこの拡散源
膜7Aへ垂直にXeClエキシマレーザ光(波長308
mm)17を照射した。Figure 4 <r>: A coating solution for forming a 5102-based film containing boron mB is applied as a p-type diffusion source film to the surface of the p'' region 3 by a spin code method.Or by a CVD method t's lH4
B2O3+S using +82H6+02 gas etc. as raw material
For example, plasma C to form 102 diffusion source films 7A.
In the VD method, BNM may be formed using B2H6 + N2 gas as a raw material, or a-BH may be formed using B2H6 gas as a raw material.
In this example, the B2O3+510 film may be formed.
The substrate 18 on which the expansion source film 7A of No. 2 was formed was placed in a vacuum chamber 11 of a laser irradiation device. After evacuating the vacuum chamber 11, the XeCl excimer laser beam (wavelength 308
mm) 17 was irradiated.
照射エネルギーは、I J/ c m2 ・5hotで
1回照射したところ、ホウ素濃度が3X10”・/ c
m3、Elさ0.1のp0領域7が形成された。The irradiation energy was IJ/cm2・5hot, and when irradiated once, the boron concentration was 3X10”・/c
A p0 region 7 with m3 and El of 0.1 was formed.
第4図(g) =レーザ照射後、8203+5i02の
拡散源膜7A及びマスク領域6をフッ素酸等を用いてエ
ツチング除去する。FIG. 4(g) = After laser irradiation, the diffusion source film 7A of 8203+5i02 and the mask region 6 are removed by etching using fluoric acid or the like.
第4図(h):電極取り出しのため、最後にAlなどの
金属薄膜からなる電極8.9.10を形成することによ
ってSITが完成する。FIG. 4(h): To take out the electrodes, SIT is completed by finally forming electrodes 8.9.10 made of a thin metal film such as Al.
第1実施例や第2実施例のように、p◆領域7がレーザ
ドーピングを用いて形成することにより、同工程を常温
で行うことができる。従って、埋め込み層であるp9領
域3は形成後加熱されることがなく、この結果、従来の
技術に見られるように不如意の拡散の発生を防ぐことが
できる。即ち、設計どおり、所望のSITを得ることが
できる。By forming the p♦ region 7 using laser doping as in the first and second embodiments, the same process can be performed at room temperature. Therefore, the p9 region 3, which is the buried layer, is not heated after being formed, and as a result, it is possible to prevent the occurrence of inadvertent diffusion as seen in the prior art. That is, the desired SIT can be obtained as designed.
向、5ITb、の製造方法については、st’rhyの
製造工程上及びs+’rhyの構成上、SITと差がな
いため、SITと同様の製造方法を適用することができ
る。Regarding the manufacturing method for 5ITb, there is no difference from SIT in terms of the manufacturing process of st'rhy and the configuration of s+'rhy, so the same manufacturing method as that of SIT can be applied.
(発明の効果)
以上説明したように、本発明の半導体の製造方法は、S
lTやsI’rhyの電極側のオーミック層を形成する
工程において、不純物拡散にレーザドーピングを用いて
いるため、増め込み領域である高濃度領域が、形成後加
熱されることがなくなる。(Effects of the Invention) As explained above, the semiconductor manufacturing method of the present invention
In the process of forming the ohmic layer on the electrode side of lT or sI'rhy, since laser doping is used for impurity diffusion, the high concentration region, which is the augmented region, is not heated after formation.
かかる結果、従来の技術において熱工程時生じていた不
如意な拡散を防止することが可能となる。As a result, it becomes possible to prevent the accidental diffusion that occurs during the thermal process in the conventional technology.
即ち、初めに形成した不純物の分布を保持することがで
きる。従って、ソースとドレイン間、あるいはカソード
とアノード間のチャネル抵抗を、従来に比較し、低くす
ることができる。即ち、オン抵抗を低減できるので、増
幅動作を行う際に、ソースからドレイン、あるいはカソ
ードからアノードへ流れる電子を設計値通りにw1持す
ることができる。That is, the initially formed distribution of impurities can be maintained. Therefore, the channel resistance between the source and drain or between the cathode and anode can be lowered compared to the conventional one. That is, since the on-resistance can be reduced, electrons flowing from the source to the drain or from the cathode to the anode can be held w1 as designed values when performing an amplification operation.
第1図・・・本発明に係わる半導体の製造方法の説明図
第2図・・・レーザ照射装置の概念図
第3図・・・本発明の第一実施例のSITの製造工程図
第4図・・・本発明の第二実施例のSITの製l ・
・
2 ・ ・
3 ・ ・
4 ・ ・
5 ・ ・
6 ・ ・
7 ・ ・
7 A ・
8 ・
9 ・ ・
造工程図
・n0領域 10・・
・n−領域 11・・
・p0領域 12.13・
・n−エピタキシャル層
・n0領域 14・・
・マスク領域 15・・
・p0領域 16・・
・拡散源fl 17・・
・ドレイン電極 18・・
・ゲート電極 19・・
G・・
・ソース電極
・真空槽
・配管
・排気装置
・石英窓
・レーザ装置
・レーザ光
・基板
・母材ガス
・ゲート部Fig. 1: Explanatory diagram of the semiconductor manufacturing method according to the present invention Fig. 2: Conceptual diagram of the laser irradiation device Fig. 3: Diagram of the SIT manufacturing process of the first embodiment of the present invention Fig. 4 Figure: Manufacturing of SIT according to the second embodiment of the present invention.
・ 2 ・ ・ 3 ・ ・ 4 ・ ・ 5 ・ ・ 6 ・ ・ 7 ・ ・ 7 A ・ 8 ・ 9 ・ ・ Construction process diagram・n0 area 10・・・n− area 11・・・p0 area 12.13・・N-epitaxial layer・n0 region 14・・・Mask region 15・・・P0 region 16・・・Diffusion source fl 17・・・Drain electrode 18・・・Gate electrode 19・・・G・・・Source electrode・vacuum Tank, piping, exhaust equipment, quartz window, laser equipment, laser light, substrate, base material gas, gate section
Claims (2)
再拡散法がレーザドーピング法であることを特徴とする
半導体の製造方法。(1) A semiconductor manufacturing method characterized in that the impurity re-diffusion method into the gate portion is a laser doping method in the SIT manufacturing method.
の製造方法。(2) The method for manufacturing a semiconductor according to claim 1, wherein SIT is SIThy.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4699389A JPH02226775A (en) | 1989-02-28 | 1989-02-28 | Semiconductor manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4699389A JPH02226775A (en) | 1989-02-28 | 1989-02-28 | Semiconductor manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02226775A true JPH02226775A (en) | 1990-09-10 |
Family
ID=12762722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4699389A Pending JPH02226775A (en) | 1989-02-28 | 1989-02-28 | Semiconductor manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02226775A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56130916A (en) * | 1980-03-17 | 1981-10-14 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS60170977A (en) * | 1984-02-16 | 1985-09-04 | Sanyo Electric Co Ltd | Manufacturing method of semiconductor device |
| JPS63169024A (en) * | 1987-01-05 | 1988-07-13 | Nec Corp | Impurity doping method |
| JPH02202065A (en) * | 1989-01-31 | 1990-08-10 | Komatsu Ltd | Manufacturing method of static induction transistor |
-
1989
- 1989-02-28 JP JP4699389A patent/JPH02226775A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56130916A (en) * | 1980-03-17 | 1981-10-14 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS60170977A (en) * | 1984-02-16 | 1985-09-04 | Sanyo Electric Co Ltd | Manufacturing method of semiconductor device |
| JPS63169024A (en) * | 1987-01-05 | 1988-07-13 | Nec Corp | Impurity doping method |
| JPH02202065A (en) * | 1989-01-31 | 1990-08-10 | Komatsu Ltd | Manufacturing method of static induction transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5925574A (en) | Method of producing a bipolar transistor | |
| KR900007686B1 (en) | Vapor deposition method for simultaneously growing an epitaxial silicon layer and a polycrystalline silicon layer on a selectively oxidized silicon substrate | |
| CN100490077C (en) | Silicon carbide semiconductor element and method for manufacturing same | |
| JP2883017B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN102227000B (en) | Silicon carbide MOSFET device based on super junction and preparation method | |
| JP2947828B2 (en) | Method for manufacturing semiconductor device | |
| KR20020001355A (en) | Method for manufacturing semiconductor device | |
| JP3079575B2 (en) | Method for manufacturing semiconductor device | |
| CN107275390A (en) | Thin film transistor (TFT) and preparation method thereof, array base palte and display device | |
| US5310711A (en) | Method of forming doped shallow electrical junctions | |
| JPS63166220A (en) | Manufacture of semiconductor device | |
| JPS5917243A (en) | Manufacture of semiconductor device | |
| JP3249753B2 (en) | Method for manufacturing semiconductor device | |
| US5874352A (en) | Method of producing MIS transistors having a gate electrode of matched conductivity type | |
| JPH0558257B2 (en) | ||
| CN100447964C (en) | Method for manufacturing thin film transistor | |
| JPH02224340A (en) | Manufacturing method of thin film transistor | |
| JP3578345B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2810947B2 (en) | Method for manufacturing semiconductor device | |
| KR100579860B1 (en) | Method for forming P-type polysilicon film of semiconductor device using atomic layer deposition method (ALD) and group III heavy metal | |
| JPS5917529B2 (en) | Manufacturing method of semiconductor device | |
| JPH02249275A (en) | Manufacture of semiconductor device | |
| RU2102818C1 (en) | Field-effect p-n transistor and its manufacturing process | |
| KR19990079553A (en) | Method of manufacturing thin film transistor | |
| JP2002329871A (en) | Vertical short channel insulated gate static induction transistor and method of manufacturing the same |