JPH02226831A - 同期合わせ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はファーストイン働ファーストアウト（ド１Ｆｏ
）メモリを用いた非同期データ伝送装置の同期合わせ回
路に関する。

［従来の技術］ 第２図、第３図は特開昭６２−１４０５２９号公報に開
示された従来の非同期データ変換回路の一例を示し、Ｅ
？　ｉ　Ｆ　ｏメモリｌを用いてデータの書込みと読出
しとの動作をそれぞれ異なるクロックで独立に行うこと
ができるようになっている。

受信されたそれぞれの受信バーストデータＲＶＤ　Ｔ内
にはユニークワードＵＷと呼ばれる信号が含まれており
、このユニークワードＵＷを検出したときに、フリップ
フロップ２のセット及びＦｉＦｏメモリｌのリセットを
行うユニークワード検出パルスＵＷＰが前段で出力され
る。その後ユニークワードＵＷに続（データＤ、ＡＴＡ
列が正常にＦｉＦｏメモリｌに書き込まれる。

ＦＩＦｏメモリｌからのデータＤＡＴＡの読出しは自局
のローカルタロツクＬＣＣＫによって行われるが、ユニ
ークワード検出パルスＬＪＷＰによってセットしたフリ
ップ７０ツブ２の出力により読出しクロックＲＤＣＫは
停止する。その後検出パルスを一定時間遅らせた信号Ｕ
ＷＤＰによりフリップフロップ２がリセットされ、デー
タＤＡＴＡが読み出される。

この伝送方式は、冗長度の大きな同期信号ＳＹおよびユ
ニークワードＵＷを用い、かつ読出し時にこれらを落と
してデータＤＡＴＡのみを読み出す。このため、通信量
が少なく、付加した同期ビットおよびオーバヘッド情報
が失われても良い場合には有効である。

また、ＦｉＦｏメモリ１の誤動作、例えば空読出し、誤
書込み等の障害も、バーストデータ毎にＦｉＦｏメモリ
ｌのリセットを行えるため、それらの障害を最小限に抑
えられる。

［発明が解決しようとする課題］ 従来の構成では、上述したようにデータ列の他にフレー
ム同期信号とユニークワードとの冗長が必要である。こ
のため、上記冗長信号を用いたＦｉＦｏメモリの制御で
は、非同期装置間の同期合わせ及びノイズ等の誤動作の
復旧は可能である。

しかし、受信データ全てを有効な情報として利用できな
いため、伝送効率が低下するという欠点があった。

これを解消するには上記従来技術とは逆に、伝送効率を
追及するため、冗長信号を用いない回路も考えられる。

しかし、このような回路ではノイズ等の外乱によりフレ
ーム同期が乱され、Ｉｉ’　ｉ　ＦＯメモリが誤動作し
てしまった場合には、ＦｉＦＯメモリをリセットして初
期化する以外に復旧の手段が無くなるため、ＦｉＦｏメ
モリ中の全てのデータが失われてしまうという欠点があ
った。

本発明の目的は、誤動作復旧のために冗長信号を用いる
と伝送効率が低下し、一方、伝送効率追及のために冗長
信号を用いないと信頼性が低下するという二律背反の問
題を除去し、伝送効率が高く、しかも信頼性の高い同期
合わせ回路を提供することにある。

［課題を解決するための手段］ 本発明の同期合わせ回路は、はぼ同じ周期を有する書込
みクロックと読出しクロックとの２つのクロックにより
動作するＦｉＦｏメモリを用いて、セルと呼ばれるフレ
ームデータの通信を行う非同期装置間の同期合わせ回路
において、上位にある非同期装置の書込みフレーム同期
信号を利用して、セルの先頭識別信号を生成し、これを
ＦｉＦｏメモリに書込む回路と、ＦｉＦｏメモリからの
データ読出し時にセル先頭識別信号が下位にある非同期
装置から送られる読出しフレーム同期信号と同じ位置に
なかった場合に、次のセル先頭識別信号を見付は出すま
で読出しクロックを出力する回路と、この読出しクロッ
クを出力している間の読出しデータの下位装置への送出
を抑制する回路°と、読出しフレーム同期信号送出時に
ＦｉＦｏメモリに格納されているデータが所定量以下の
とき、読出しクロックの出力を停止して、上記２つのク
ロックの周波数差によるデータスリ・、ブを阻止する回
路とを備えて構成したものである。

［作用］ 上位にある非同期装置から書込みフレーム同期信号が送
出されると、同じく上記非同期装置から送り出されるフ
レームデータの先頭ビットと同じ位置にセル先頭識別信
号が生成され、このセル先頭識別信号がフレームデータ
と並行してＦｉＦ。

メモリに書き込まれる。

Ｆ　ｉ　Ｆ　ｏメモリからのデータ読出し時に、書き込
み時に付加した先頭識別信号も読み出すのであるが、読
み出したセル先頭識別信号が下位にある非同期装置から
送られる読出しフレーム同期信号と同じ位置になかった
場合には、ＦｉＦｏメモリをリセットすることなく、次
のセル先頭識別信号を見付は出すまで読出しクロックが
出力されて、データの読出し操作が継続する。

この読出しクロックが出力されている間の読出しデータ
は、抑圧回路によって下位装置に送出されるのを停止さ
れるが、捨てられることなく抑制回路内に保持される。

そして、次のセル先頭識別信号が見付かると読出しクロ
ックが停止され、次の読出しフレーム同期信号が来たと
き、再び読出しクロックが出力されて、抑圧回路に保持
したデータと共にＦｔＦｏメモリに蓄積されているデー
タが下位装置に転送される。

また、これらの場合１こおいて、読出しフレーム同期信
号が送出された時に、ＦｉＦｏメモリに格納されている
データが所定１以下のとき、読出しクロ、りの出力が停
止して、上記２つのクロックの周波数差によるデータス
リップが阻止される。

データｍが、データスリップ防止マージン以上の量にな
っていれば、読出しフレーム同期信号送出時点から読出
しクロックが出力されてデータがＦＦｏメモリから読み
出される。

［実施例コ 以下、本発明の実施例を第１図、第４図〜第５図を用い
て説明する。

第１図は本発明の非同期合わせ回路の一例を示すブロッ
ク図である。ここでは上位装置から下位装置にデータを
転送する片方向通信の場合を示しているが、逆方向に転
送する同じ回路をもう１つ追加して全二重にすることも
できる。

上位袋ｍ１ｏｏは、データバス幅Ｎビットにｌビット分
冗長した人出力データＩＮ＋２を持つＦｉＦｏメモリ２
００に接続される。

上位袋Ｍ１００から送られる書込みフレーム同。

期信号をセルモニタ２０１を介して取り出した同期合わ
せ用信号と、同じく上位装置１００から出される上位ク
ロックＣＬＫとがＡＮＤ回路２０４に人力され、書込み
フレーム同期信号ＷＦＲＭに同期した書込みクロックＷ
ＣＬＫが出力される。

この書込みクロックＷＣＬＫによって上位装置１００か
らの書込みデータＷ　Ｄ　Ａ　ｉ’　ＡはＦ　ｉ　Ｆ　
。

メモリ２００に書き込まれる。

セルモニタ２０１は書込みデータＷ　Ｄ　Ａ　ｉ’Δと
書込みフレーム同期信号ＷＦＲＭとからセル先頭識別信
号ＷＨＯを形成し、この形成したセル先頭識別信号ＷＦ
■Ｃを冗長した１ビツトラインを介してＦ　ｉ　Ｆ　ｏ
メモリ２００に出力する。

ＦｉＦｏメモリ２００のデータ幅分の出力は、出力用バ
ッファゲート２０３を介して下位装置１０１に接続され
る。出力用バッファゲート２０３はゲート信号Ｇがない
ときは読出しデータＲＤＡＴＡを下位装置１０１に送出
しないようにデータを抑圧する。ゲート信号Ｇがあると
きＦｉＦｏメモリ２００からの読出しデータＲＤ　Ａ　
Ｔ　Ａを下位装置１０１に送出するが、ゲート信号がな
いときは送出を停止するとともに、１バイト分のデータ
を保持することができるようになっている。即ち、抑圧
とはデータの送用停止と保持の両機能を意味する。

出力バッファゲート２０３に保持機能を持たせであるの
は、ＦｉＦｏメモリではデータを一旦読み出すと、その
読み出したデータはＦｉＦｏメモリに残らないからであ
る。

ＦｉＦｏメモリ２００と下位装置１０１との間には、さ
らに−制御回路２０２が介設されている。

この制御回路２０２は、下位装置１０１から送出される
読出しフレーム同期信号ＲＦＲＭ、下位クロックＣＬＫ
および、ＦｉＦｏメモリ２００からの書き込み時に付加
したセル先ｒＪｆＩ識別信号ＲＨＣ。

ＦｉＦｏメモリ２００内のデータが空のとき出力される
空信号ＥＦ（エンプティフラグ）に基づいて、読出しフ
レーム同期信号ＲＦＲＭに同期した読出しクロックＲＣ
ＬＫと、ゲート信号Ｇを生成して、Ｆ　ｉ　Ｉ？　ｏメ
モリ２００からの読出しデータＲＤ　ＡＴ　Ａの読出し
を制御したり、出力用バッファゲート２０３を制御する
。

上記セルモニタ２０１および制御向°路２０２は論理回
路、特に集積回路で構成することができる。

第４図は上記回路で転送されるセルと呼ばれるフレーム
データ構成の一例を示したものである。

この固定長セルのセル長はこの回路を用いるシステム内
での任意の値で良い。図示例のヘッダＩ−ｉおよび・ｔ
ＵＵフィールドＦの大きさは、そのセルが使用される系
により決定される。図中のヘッダ部Ｈには、情報フィー
ルドＦの内容が有効であるか否かの情報が含まれており
、有効なセルは下位装置１０１へ伝送される。　さて、
第１図に示す回路において、上位装置１００から書込み
フレーム同期信号ＷＦＲＭに同期し、且つ有効なセルが
送られた場合にのみ、ヘッダ情報を含むセル全体が書込
みクロックＷＣＬＫによってＦｉＦｏメモリ２００に書
き込まれる。セルの先頭バイトを書込む際に、書込みデ
ータＷＤＡＴＡと書込みフレーム同期信号ＷＦＲＭとが
入力されているセルモニタ２０１によって、ＦｉＦｏメ
モリ２００の持つ冗長ビット（Ｎ＋１）にセル先頭を示
す信号、即ちセル先頭識別信号ＷＨＯを同時に書き込ん
でおく。

次に、ＦｉＦｏメモリ２００に書き込まれたセルデータ
を、下位装置ｆＫ１０１の読出しフレーム同期信号ＲＦ
ＲＭおよび下位クロックＣＬＫにより読み出すのである
が、このとき上記制御回路２０２は次の■〜■を満足す
る機能制御を行う。なお、以下の説明は区間ａ−ｄ及び
正常復旧区間に分けて示した第５図のタイミング図に沿
って行っている。

■ＦｉＦｏメモリ２００内にデータＤＡＴＡが格納され
ていない場合、ＦｉＦｏメモリ２００から空信号ＥＦＩ
が出力される。制御回路２０２は、この空信号ＥＦＩを
検出するとＦｉＦｏメモリ２００への読出しクロックＲ
ＣＬＫの送出を停止する（第５図区間ａ）。

■ＦｉＦｏメモリ゛２００内にデータＤＡＴへ（ＤＡ　
’Ｉ’　Ａ　ｌ　）が蓄積されていても、下位装置１０
１からの読出しフレーム同期信号ＲＦ　ＲＭ　２を制御
回路２０２が受信したときに、ｎバイト（口はビットス
リップ防止のマージンで、例えばｎ−３）以上のデータ
がＦｉＩ？ｏメモリ２００内に蓄積されていない場合に
は、その読出しフレーム周期ではデータの読出しを行わ
ない（第５図区間ｂ）。

０次の読出しフレーム同期信号ＲＩ？　ＲＭ　３を受信
したときにＦｉＦｏメモリ２００内にｎバイト以上のデ
ータが蓄積されている場合には、読出しクロックＲＣＬ
　Ｋを送出し、ＦｉＦｏメモリ２００からの読出しデー
タＲＤＡＴＡｌの読出しを行う。このとき、書込み時に
冗長ビットに書き込んだセル先頭識別信号ＲＨＣ１のタ
イミング位置をチエツクする。チエツクした結果、セル
先頭識別信号ＲＨＣＩが下位装置ｌｏｔより送られる読
出しフレーム同期信号ＲＦＲＭ３と同じ位置にあった場
合、制御回路２０２は出力用バッファゲート２０３にゲ
ート信号ｃ１を送出して、出力用バッファゲート２０３
を開き、下位装置１０１にデータＣ；　Ｄ　Ａ　Ｔ　Ａ
　ｌを転送する（第５図区間Ｃ）。

■ソノ後ＲＤ　Ａ　Ｔ　Ａ　２１：引き続きＲＤＡＴＡ
３を読み出すときに、セル先頭識別信号ＲＨＣ３をチエ
ツクした結果、ノイズ等による誤動作が原因して、セル
先頭識別信号ＲＨＣ３が下位装置１０１より送られる読
出しフレーム同期信号ＲＦＲＭ６と同じ位置に無かった
場合、制御回路２０２はフレーム同期はずれと判断し、
出力用バッファゲート２０３を閉じて下位装置１０１へ
のデータの送出を抑制する。

ここでＩ？　Ｉ　Ｆ　ｏメモリ２００内にデータＤＡＴ
Ａが蓄積されているならば（空信号ＥＦによって判断す
る）、セル先頭識別信号ＲＨＣ３が見付かるまで、引き
続き読出しクロック゛ＲＣＬＫを出してＦｉＦｏメモリ
２００ののデータｄａｔａ３（ＲＤ　Ａ　’Ｉ’　Ａ　
３の先頭ビット）の読出しを行い、セル先頭識別信号Ｒ
）ｌ　Ｃ３が見付かると、読出しクロックＲＣＬＫを停
止する。そして、次の読出しフレーム同期信号ＲＦＲＭ
７が来ると、読出しクロックＲＣＬＫが再び出力されて
、正常動作に戻る。

この場合において、出力用バッファゲート２０３に保持
されていたデータｄａ　ｔａ３は正常動作で読み出され
るデータＯＤ　Ａ　’ｒ”　Ａ　３の先頭に付加された
状態で下位装置１０１に送られる（第５図区Ｉｆｌｌ　
ｄ　）。

また、ＦｉＦｏメモリ２００からの読出し中にＦｉＦｏ
メモリ２００が空になった場合にもり一ドクロックＲＣ
ＬＫは停止し、初期状態に戻る。

以上述べたように、本実施例によれば、Ｆ　ｉ　ＦＯメ
モリ２００内にデータＤＡＴＡが蓄積されていても、下
位装置ｌｏｔからの読出しフレーム同期信号ＲＦＲＭ２
を制御回路２０２が受信したときに一ビツトスリップ防
止のマージンであるｎバイト以上のデータがＦｉＦｏメ
モリ２００内１４積されていない場合には、その読出し
フレーム周期ではデータの読出しを行わないようにした
ので、上位装置ｌＯＯを下位装置１０１との２つのクロ
ックＣＬＫの周波数差によるデータスリップが有効に防
止でき、ビット同期を確立することができる。

また、セル先頭識別信号ＲＨＣ３が下位装置１０１より
送られる読出しフレーム同期信号ＲＦＲＭ６と同じ位置
に無かった場合、制御回路２０２はフレーム同期はずれ
と判断し、ＦｉＦＯメモリ２００のリセットを行わずに
、付加したセル先頭識別信号Ｒｌ−Ｉ　Ｃを発見するま
で引き続きＦｉＦ。

メモリ２００の読出しを行い、出力用バッファゲート２
０３を閉じて下位装置１０１への読出しデータの送出を
抑制する。そして次の読出しフレーム同期信号ＲＦＲＭ
が来ると、抑制を解除して出力用バッファゲート２０３
に保持したデータと共にＦｉＦｏメモリ２００に蓄積さ
れているデータＲＤ　Ａ　Ｔ　Ａを引き続き下位装置１
０１に送出して正常動作に戻すようにしたので、ノイズ
等の外乱によりフレーム同期が乱されたときでも、次の
読出Ｌフレーム同期信号までの短時間にフレーム同期の
再確立が行える。しかも出力用バッファゲート２０３に
保持したデータを後続するデータと共に次の読出しフレ
ーム同期信号に同期させて下位装置１０１に送出するよ
うにしたので、従来であすＬば誤動作後の誤ってしまう
はずのデータの救済が可能となり、フレーム同期を確立
することができる。

このように本実施例では、セル先頭識別信号という冗長
信号を用い”（ＦｉＦｏメモリをリセットすることなく
復旧させるようにしているので、ノイズ等の外乱により
フレーム同期が乱され、ＦＩＦｏメモリが誤動作してし
まったときに、冗長信号を用いない場合に、ＦｔＦｏメ
モリをリセットして初期化する以外に復旧の手段が無く
なり、ＦＦｏメモリ中の全てのデータが失われてしまう
ような欠点も生じない。

さらに、フレーム同期外れを判断するセル先頭識別信号
をデータ列に付加するのではなく、データバス幅に冗長
したエビ・ソトに加えるようにしたので、セル先頭識別
信号を用いたとしても、データそのものが冗長となるこ
とはな（、したがって、受信データ全てを有効な情報と
して利用できるため、伝送効率が低下することがない。

［発明の効果］ 以上述べた。ように本発明によれば、セル先頭識別信号
が、読出しフレーム同期信号の、本来あるべき位置１こ
ないとき、ＦｉＦｏメモリをリセットすることなく、次
のセル先頭識別信号を見付は出すまで読出しクロックを
出力し、その間の読出しデータの下位装置への送出を抑
制する一方、２つのクロックの周波数差によるデータス
リップが生じないように読出しタイミングを制御するよ
うにしたので、相反する回路伝送効率と信頼性とを共に
高くすることができ、しかもデータが消失するのを有効
に防止することができる。

【図面の簡単な説明】

第１図は本発明による同期合わせ回路の一実施例を示す
ブロック図、第２図は同期合わせ回路の従来例を示すブ
ロック図、第３図は第２図の動作を説明するタイムチャ
ート図、第４図は本実施例で使用する固定長セル例の構
成図、第５図は第１図の動作を説明するタイムチャー１
・図である。 １００．１０１は非同期装置である上位装置および下位
装置、２００はＦｉＦｏメモリ（ファーストイン拳ファ
ーストアウト−メモリ）、２０１はセル先頭識別ビット
を設ける回路としてのセルモニタ、２０２は次のセル先
頭識別信号を見付は出すまで読出しクロックを出力する
回路および読出しタイミングを制御する回路の両機能を
有する制御回路、２０３はデータを抑制する回路として
の出力用バッファゲート、ＷＣＬＫは書込みクロック、
ＲＣＬＫは読出しクロック、ＷＦＲＭは書込みフレーム
同期信号、ＲＦＲＭは読出しフレーム同期信号、ＷＨＯ
，ＲＨＣは書込み時及び読出し時のセル先頭識別信号で
ある。

Claims (1)

1. 【特許請求の範囲】 ファーストイン・ファーストアウト・メモリを用いて非
   同期装置間のフレームデータ伝送のビットおよびフレー
   ム同期を行う同期合わせ回路において、 書込みクロックによりファーストイン・ファーストアウ
   ト・メモリに書き込まれるセルと呼ばれるフレームデー
   タに、書込みフレーム同期信号を利用してセル先頭識別
   ビットを設ける回路と、セル先頭識別信号が読出しフレ
   ーム同期信号の位置にない場合、次のセル先頭識別信号
   を見付け出すまで読出しクロックを出力する回路と、そ
   の間の読出しデータを下位装置に送出しないようにデー
   タを抑制する回路と、 書込みクロックと読出しクロックの周波数差によるデー
   タスリップが生じないように読出しタイミングを制御す
   る回路とを 備えたことを特徴とする同期合わせ回路。