JPH02226971A - ビデオ信号処理回路 - Google Patents
ビデオ信号処理回路Info
- Publication number
- JPH02226971A JPH02226971A JP4890489A JP4890489A JPH02226971A JP H02226971 A JPH02226971 A JP H02226971A JP 4890489 A JP4890489 A JP 4890489A JP 4890489 A JP4890489 A JP 4890489A JP H02226971 A JPH02226971 A JP H02226971A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- processing circuit
- image
- screen
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はビデオ信号処理回路、特に画像を拡大する機能
を有するビデオ信号処理回路に関するものである。
を有するビデオ信号処理回路に関するものである。
［従来の技術］
従来、ビデオ信号の拡大処理としてはランダムアクセス
メモリ（ＲＡＭ）を用いその読み出しアドレスを所定の
プログラムに従って制御することにより、実現、する手
法が一般的であった。
メモリ（ＲＡＭ）を用いその読み出しアドレスを所定の
プログラムに従って制御することにより、実現、する手
法が一般的であった。
以下、このような従来の手法について簡単に説明する。
今、第６図（Ａ）に示す様な原画像を示すビデオ信号を
第６図（Ｂ）に示す様な拡大画像を示すビデオ信号に変
換することについて説明する。第７図は従来の拡大処理
回路の構成例を示す図、第８図（Ａ）、（Ｂ）は第７図
の回路の動作を説明するための図である。
第６図（Ｂ）に示す様な拡大画像を示すビデオ信号に変
換することについて説明する。第７図は従来の拡大処理
回路の構成例を示す図、第８図（Ａ）、（Ｂ）は第７図
の回路の動作を説明するための図である。
第７図において入力端子２０から人力されたアナログビ
デオ信号はＡＤ変換器２１にてデジタル信号に変換され
、ＲＡＭよりなるフィールドメモリ２２に供給される。
デオ信号はＡＤ変換器２１にてデジタル信号に変換され
、ＲＡＭよりなるフィールドメモリ２２に供給される。
この時の書込みアドレスは、第３図（Ａ）に示す様にフ
ィールドメモリ２２内の格納領域に人力画像の各画素が
１対ｌで対応している。そして、これらの画像を読出す
際には、第８図（Ｂ）に示す様に画面の中央部に位置す
る画素（３−３，３−４，４−３，４−４）のみを水平
走査方向に２度、垂直走査方向に２度、合計４度ずつ繰
返して読出すことにより２倍に拡大された画像に対応す
るビデオ信号を得ていた。この様なアドレス制菌はタイ
ミング制御信号発生回路２５からのタイミング信号に従
ってアドレス制御回路２４にて、Ａ／Ｄ変換器２１、Ｄ
／Ａ変換器２３と同期を取りつつ行なわれていた。図中
、Ｗは書込みアドレス制御信号、Ｒは読出しアドレス制
御信号を夫々示している。これによって、Ｄ／Ａ変換器
２３からは所望の拡大画像に対応するアナログビデオ信
号が得られる。
ィールドメモリ２２内の格納領域に人力画像の各画素が
１対ｌで対応している。そして、これらの画像を読出す
際には、第８図（Ｂ）に示す様に画面の中央部に位置す
る画素（３−３，３−４，４−３，４−４）のみを水平
走査方向に２度、垂直走査方向に２度、合計４度ずつ繰
返して読出すことにより２倍に拡大された画像に対応す
るビデオ信号を得ていた。この様なアドレス制菌はタイ
ミング制御信号発生回路２５からのタイミング信号に従
ってアドレス制御回路２４にて、Ａ／Ｄ変換器２１、Ｄ
／Ａ変換器２３と同期を取りつつ行なわれていた。図中
、Ｗは書込みアドレス制御信号、Ｒは読出しアドレス制
御信号を夫々示している。これによって、Ｄ／Ａ変換器
２３からは所望の拡大画像に対応するアナログビデオ信
号が得られる。
また、本出願人は所謂ファーストインファーストアウト
メモリ て、上述の拡大処理を実現する手法を先に出願した（特
願昭６３−１７４１３号）。
メモリ て、上述の拡大処理を実現する手法を先に出願した（特
願昭６３−１７４１３号）。
〔発明が解決しようとしている問題点〕ところで、この
ような拡大処理の施された画面は単独で鑑賞することも
考えられるが、他の画面と組み合わせて非常に興味ある
画面が得られる。
ような拡大処理の施された画面は単独で鑑賞することも
考えられるが、他の画面と組み合わせて非常に興味ある
画面が得られる。
しかしながら、このような処理は一般に業務用機器に搭
載されていても家庭用の民生機器には搭載されていない
のが実情である。その理由は、上記処理を行なうために
は、画像拡大用の処理回路、この画像を合成する画像の
処理回路、この画像拡大中心を定める指示回路、合成時
の画像合成パターンを定める指示回路等が必要であり、
回路規模が膨大となってしまうこと、更には上述の様な
複雑な指示を家庭で行なうのは非常に煩わしいことによ
る。
載されていても家庭用の民生機器には搭載されていない
のが実情である。その理由は、上記処理を行なうために
は、画像拡大用の処理回路、この画像を合成する画像の
処理回路、この画像拡大中心を定める指示回路、合成時
の画像合成パターンを定める指示回路等が必要であり、
回路規模が膨大となってしまうこと、更には上述の様な
複雑な指示を家庭で行なうのは非常に煩わしいことによ
る。
本発明は斯かる背景下において、拡大画像を他の画像に
合成するに際し、その様々な合成パターンを簡単な走査
で実現することのできるビデオ信号処理回路を提供する
ことを目的とする。
合成するに際し、その様々な合成パターンを簡単な走査
で実現することのできるビデオ信号処理回路を提供する
ことを目的とする。
［問題点を解決するための手段］
斯かる目的下において、本発明のビデオ信号処理回路は
、一画面分のビデオ信号を記憶可能なメモリを用いて拡
大画像を形成可能な拡大処理回路と、該拡大処理回路の
出力と入力ビデオ信号との合成画像を出力するための合
成処理回路と、前記合成処理回路の合成パターンを選択
する選択手段と、該選択手段に応じて前記拡大処理回路
中のメモリへの書込みもしくは読出しタイミングを切換
える切換手段とを具える構成としている。
、一画面分のビデオ信号を記憶可能なメモリを用いて拡
大画像を形成可能な拡大処理回路と、該拡大処理回路の
出力と入力ビデオ信号との合成画像を出力するための合
成処理回路と、前記合成処理回路の合成パターンを選択
する選択手段と、該選択手段に応じて前記拡大処理回路
中のメモリへの書込みもしくは読出しタイミングを切換
える切換手段とを具える構成としている。
［作用］
上述の如く構成することにより、操作者は、拡大画像と
他の画像との合成パターンを選択するだけで拡大画像に
ついては理想的な拡大中心が設定でき、何らの複雑な操
作を行う必要もなくなる。
他の画像との合成パターンを選択するだけで拡大画像に
ついては理想的な拡大中心が設定でき、何らの複雑な操
作を行う必要もなくなる。
［実施例〕
以下、本発明の一実施例について説明する。
第１図は本発明の一実施例としてのビデオ信号処理回路
の構成を示すブロック図であり、図中ＩＮで示す入力端
子にはＶＴＲからの再生信号等のアナログビデオ信号が
供給されている。この人力アナログビデオ信号はＡ／Ｄ
変換器４０で複数ビットにデジタル化される。第１図に
おいて、該Ａ／Ｄ変換器４０以降，後述のＤ／Ａ変換器
５０までの構成要素はすべて複数ビットのデジタル信号
を取扱うものとする。
の構成を示すブロック図であり、図中ＩＮで示す入力端
子にはＶＴＲからの再生信号等のアナログビデオ信号が
供給されている。この人力アナログビデオ信号はＡ／Ｄ
変換器４０で複数ビットにデジタル化される。第１図に
おいて、該Ａ／Ｄ変換器４０以降，後述のＤ／Ａ変換器
５０までの構成要素はすべて複数ビットのデジタル信号
を取扱うものとする。
第１図の処理回路により、拡大処理を行わない場合には
システムコントローラ４７からの制御データに従って動
作する選択信号発生器４９は、出力制御信号ＳＰをして
スイッチ４４を常にイ側に接続する。これによって、入
力端子ＩＮから入力されたアナログビデオ信号と同一の
アナログビデオ信号が出力端子ＯＵＴから出力される。
システムコントローラ４７からの制御データに従って動
作する選択信号発生器４９は、出力制御信号ＳＰをして
スイッチ４４を常にイ側に接続する。これによって、入
力端子ＩＮから入力されたアナログビデオ信号と同一の
アナログビデオ信号が出力端子ＯＵＴから出力される。
次に、本発明に係る画像の拡大処理について説明する。
第２図及び第３図は画像の拡大時における第１図中のＦ
Ｉ ＦＯ４ １の処理タイミングを説明するためのタ
イミングチャート、第４図はこの処理を説明するために
用いる模式図、であり、第２図は垂直走査タイミング第
３図は水平走査タイミングに対する処理タイミングを示
している。
Ｉ ＦＯ４ １の処理タイミングを説明するためのタ
イミングチャート、第４図はこの処理を説明するために
用いる模式図、であり、第２図は垂直走査タイミング第
３図は水平走査タイミングに対する処理タイミングを示
している。
同期分離回路４５はＡ／Ｄ変換器４０からのデジタルビ
デオ信号から垂直同期信号（ＶＤ）及び水平同期信号（
ＨＤ）を分離するが、これらの同期信号ＶＤ及びＨＤは
タイミングコントローラ４６の出力する各制御信号のタ
イミングを決定する。
デオ信号から垂直同期信号（ＶＤ）及び水平同期信号（
ＨＤ）を分離するが、これらの同期信号ＶＤ及びＨＤは
タイミングコントローラ４６の出力する各制御信号のタ
イミングを決定する。
第２図においてＶＤは垂直同期信号であり、ＷＥはＦ
Ｉ ＦＯ４１の書込みイネーブル信号、ＲＥは読出しイ
ネーブル信号、ＷＲは書込みリセット信号、ＲＲは読出
しリセット信号、ＷＤは書込みデータ、ＲＤは読出しデ
ータである。
Ｉ ＦＯ４１の書込みイネーブル信号、ＲＥは読出しイ
ネーブル信号、ＷＲは書込みリセット信号、ＲＲは読出
しリセット信号、ＷＤは書込みデータ、ＲＤは読出しデ
ータである。
今、第４図に示す画面上領域ａの部分を拡大するものと
する。書込みイネーブル信号ＷＥは第２図に示すように
第４図中の領域ａ及び領域すの部分に対応するビデオ信
号が人力される期間で書込みを可とするハイレベル（Ｈ
）、それ以外の期間は書込みを不可とするローレベル（
Ｌ）となり、ＦＩＦＯ４１にはこの領域ａ及び領域すの
部分に対応するビデオ信号のみ書込まれる。更に正確に
説明すると、この書込みイネーブル信号ＷＥは第４図中
Ｒで示す点を走査しているタイミングでＨに転じ、その
繕フィールド後にＬに転じる。このこの書込みイネーブ
ル信号ＷＥがＨに転じるタイミングは第２図及び第３図
のＲで示すタイミングである。一方、書込みリセット信
号ＷＲは２フイールドに一度書込みイネーブル信号がし
てある期間に（第２図の例では垂直同期信号に同期して
）パルスを有する信号であり、かつ、ＦＩＦＯ４１への
書込みクロックＷＣの周波数はｌフィールド期間に１フ
イールドメモリであるＦＩＦＯ４１の全ての領域にデー
タを書込むことのできる周波数である。従って、Ｐ Ｉ
ＦＯ４１が１フイ一ルド分のビデオ信号に対応する容
量を持っているものとすれば、上記領域ａ及び領域すの
部分に対応するビデオ信号データが２フイ一ルド期間に
２フイ一ルド分書込まれてい（ことになる。尚、第２図
中の書込みデータＷＤの模式的図中の数値はフィールド
番号であり、斜線部は書込みデータのない期間を示す、
また、第３図の書込みデータＷＤの模式的図中のａ、ｂ
、ｃは夫々第２図の領域ａ、ｂ、ｃに対応するビデオ信
号データであることを示す。
する。書込みイネーブル信号ＷＥは第２図に示すように
第４図中の領域ａ及び領域すの部分に対応するビデオ信
号が人力される期間で書込みを可とするハイレベル（Ｈ
）、それ以外の期間は書込みを不可とするローレベル（
Ｌ）となり、ＦＩＦＯ４１にはこの領域ａ及び領域すの
部分に対応するビデオ信号のみ書込まれる。更に正確に
説明すると、この書込みイネーブル信号ＷＥは第４図中
Ｒで示す点を走査しているタイミングでＨに転じ、その
繕フィールド後にＬに転じる。このこの書込みイネーブ
ル信号ＷＥがＨに転じるタイミングは第２図及び第３図
のＲで示すタイミングである。一方、書込みリセット信
号ＷＲは２フイールドに一度書込みイネーブル信号がし
てある期間に（第２図の例では垂直同期信号に同期して
）パルスを有する信号であり、かつ、ＦＩＦＯ４１への
書込みクロックＷＣの周波数はｌフィールド期間に１フ
イールドメモリであるＦＩＦＯ４１の全ての領域にデー
タを書込むことのできる周波数である。従って、Ｐ Ｉ
ＦＯ４１が１フイ一ルド分のビデオ信号に対応する容
量を持っているものとすれば、上記領域ａ及び領域すの
部分に対応するビデオ信号データが２フイ一ルド期間に
２フイ一ルド分書込まれてい（ことになる。尚、第２図
中の書込みデータＷＤの模式的図中の数値はフィールド
番号であり、斜線部は書込みデータのない期間を示す、
また、第３図の書込みデータＷＤの模式的図中のａ、ｂ
、ｃは夫々第２図の領域ａ、ｂ、ｃに対応するビデオ信
号データであることを示す。
一方、この時の読出しクロックＲＣは書込みクロックＷ
Ｃの届の周波数に設定されており、２フイ一ルド期間に
２フイ一ルド分が２倍に時間軸伸長されてＦ Ｉ ＦＯ
４１から読出されることになる。このように読出しクロ
ックＲＣの周波数が書込みクロックＷＣの周波数の届で
あることから、読出しイネーブル信号ＲＥは書込みイネ
ーブル信号ＷＥの２倍の期間Ｈとならなければならず、
垂直同期期間を除く全ての期間でＨとなる。読出しリセ
ット信号ＲＲは２フイールドに一度垂直同期信号に同期
して第４図中左上端部を操作するタイミングでパルスを
有する信号であり、これによって第２図ＲＤ、第３図Ｒ
Ｄに模式的に示す如き読出しデータＲＤが得られる。即
ち、ＦＩＦＯ４１からの読出しデータは、第４図中左上
端及び領域すを走査する走査線のみが２倍のに時間軸伸
長され、且つｌ水平走査期間毎に領域ａに対応するビデ
オ信号と領域すに対応するビデオ信号とを交互に含むこ
ととなる。
Ｃの届の周波数に設定されており、２フイ一ルド期間に
２フイ一ルド分が２倍に時間軸伸長されてＦ Ｉ ＦＯ
４１から読出されることになる。このように読出しクロ
ックＲＣの周波数が書込みクロックＷＣの周波数の届で
あることから、読出しイネーブル信号ＲＥは書込みイネ
ーブル信号ＷＥの２倍の期間Ｈとならなければならず、
垂直同期期間を除く全ての期間でＨとなる。読出しリセ
ット信号ＲＲは２フイールドに一度垂直同期信号に同期
して第４図中左上端部を操作するタイミングでパルスを
有する信号であり、これによって第２図ＲＤ、第３図Ｒ
Ｄに模式的に示す如き読出しデータＲＤが得られる。即
ち、ＦＩＦＯ４１からの読出しデータは、第４図中左上
端及び領域すを走査する走査線のみが２倍のに時間軸伸
長され、且つｌ水平走査期間毎に領域ａに対応するビデ
オ信号と領域すに対応するビデオ信号とを交互に含むこ
ととなる。
第２図におけるＣＰはタイミングコントローラ４６から
スイッチ４３に供給されるコントロールパルスを示し、
図示の如＜、ＦＩＦＯ４１から領域ａに対応するビデオ
信号データが出力されている水平走査期間においてはＨ
１領域すに対応するビデオ信号データが出力されている
水平走査期間においてはＬどなる。スイッチ４３はこの
コントロールパルスＣＰがＬのときにＩＨＤＬ４２側に
接続され、Ｈのときには他方に接続される。従って、こ
のスイッチ４３からは領域ａに対応するビデオ信号デー
タの１水平走査分が２度ずつ繰返し出力されることにな
る。従って、このスイッチ４３の出力するビデオ信号は
第４図の領域ａの部分の画像を２倍に拡大した画像を示
すビデオ信号となる。
スイッチ４３に供給されるコントロールパルスを示し、
図示の如＜、ＦＩＦＯ４１から領域ａに対応するビデオ
信号データが出力されている水平走査期間においてはＨ
１領域すに対応するビデオ信号データが出力されている
水平走査期間においてはＬどなる。スイッチ４３はこの
コントロールパルスＣＰがＬのときにＩＨＤＬ４２側に
接続され、Ｈのときには他方に接続される。従って、こ
のスイッチ４３からは領域ａに対応するビデオ信号デー
タの１水平走査分が２度ずつ繰返し出力されることにな
る。従って、このスイッチ４３の出力するビデオ信号は
第４図の領域ａの部分の画像を２倍に拡大した画像を示
すビデオ信号となる。
次に、上述の如（して得た拡大画像を出力する様々な形
態について第５図（Ａ）、（Ｂ）（Ｃ）を用いて説明す
る。まず、拡大画像を単独でみたい場合、操作部４８に
てこれを指示すると、システムコントローラ４７は選択
信号発生器４９を制御し、選択制御信号ＳＰをしてスイ
ッチ４４をスイッチ４３の出力側に常に接続する。また
、タイミングコントローラ４６をしてＦＩＦＯ４１の書
込みアドレスリセットを第２図〜第４図に示すＲのタイ
ミングにて行わしめる。これによって第５図（Ａ）の左
図の点線内の画像が全画面上に拡大された画像に対応す
るビデオ信号がスイッチ４３より得られ、このスイッチ
４３の出力する拡大画像信号が出力端子０ＬＩＴから出
力されることになる。
態について第５図（Ａ）、（Ｂ）（Ｃ）を用いて説明す
る。まず、拡大画像を単独でみたい場合、操作部４８に
てこれを指示すると、システムコントローラ４７は選択
信号発生器４９を制御し、選択制御信号ＳＰをしてスイ
ッチ４４をスイッチ４３の出力側に常に接続する。また
、タイミングコントローラ４６をしてＦＩＦＯ４１の書
込みアドレスリセットを第２図〜第４図に示すＲのタイ
ミングにて行わしめる。これによって第５図（Ａ）の左
図の点線内の画像が全画面上に拡大された画像に対応す
るビデオ信号がスイッチ４３より得られ、このスイッチ
４３の出力する拡大画像信号が出力端子０ＬＩＴから出
力されることになる。
次に、拡大画像と人力画像との、合成画面を得る場合に
ついて説明する。例えば、第５図（Ｂ）に示す様に画面
の右半分が拡大画面、左半分が原入力画面とすることを
本発明の選択手段を構成する操作部４８で指示した時の
動作について説明する。
ついて説明する。例えば、第５図（Ｂ）に示す様に画面
の右半分が拡大画面、左半分が原入力画面とすることを
本発明の選択手段を構成する操作部４８で指示した時の
動作について説明する。
システムコントローラ４７は同じく本発明の選択手段を
構成する選択信号発生器４９を制御し、選択制御信号ｓ
ｐをしてスイッチ４４を各水平走査期間の前半はＡ／Ｄ
変換器４０側、後半はスイッチ４３の出力側に接続する
。また、本発明の切換手段を構成するタイミングコント
ローラ４６をしてＦ Ｉ ＦＯ４１の書込みアドレスリ
セットを第５図（Ｂ）の左図にＲにて示す部分を入力ビ
デオ信号が走査するタイミングにて行わしめる。これに
よって、第５図（Ａ）の左図の点線内の画像を繋げた画
像が全画面上に拡大された画像に対応するビデオ信号が
スイッチ４３より得られる。従って、第５図（Ｂ）の右
図に示す様に、スイッチ４４から得られるビデオ信号は
、画面の左半分が原人力画面であり、右半分がこの左半
分の画面の中央部を２倍に拡大した拡大画面となり、極
めて実用的な興味ある画面になる。
構成する選択信号発生器４９を制御し、選択制御信号ｓ
ｐをしてスイッチ４４を各水平走査期間の前半はＡ／Ｄ
変換器４０側、後半はスイッチ４３の出力側に接続する
。また、本発明の切換手段を構成するタイミングコント
ローラ４６をしてＦ Ｉ ＦＯ４１の書込みアドレスリ
セットを第５図（Ｂ）の左図にＲにて示す部分を入力ビ
デオ信号が走査するタイミングにて行わしめる。これに
よって、第５図（Ａ）の左図の点線内の画像を繋げた画
像が全画面上に拡大された画像に対応するビデオ信号が
スイッチ４３より得られる。従って、第５図（Ｂ）の右
図に示す様に、スイッチ４４から得られるビデオ信号は
、画面の左半分が原人力画面であり、右半分がこの左半
分の画面の中央部を２倍に拡大した拡大画面となり、極
めて実用的な興味ある画面になる。
また、第５図（Ｃ）に示す様に画面の左半分が拡大画面
、右半分が原入力画面とすることを操作部４８で指示し
た場合においても、同様にシステムコントローラ４７の
作用により、選択制御信号ＳＰをしてスイッチ４４を各
水平走査期間の前半はスイッチ４３の出力４０側、後半
はＡ／Ｄ変換器４０の出力側に接続すると共に、ＦＩＦ
Ｏ４１の書込みアドレスリセットを第５図（Ｃ）の左図
にＲにて示す部分を人力ビデオ信号が走査するタイミン
グにて行わしめる。これによって、同様に、スイッチ４
４から得られるビデオ信号は、画面の右半分が原入力画
面であり、左半分がこの右半分の画面の中央部を２倍に
拡大した拡大画面となり、極めて実用的な興味ある画面
になる。
、右半分が原入力画面とすることを操作部４８で指示し
た場合においても、同様にシステムコントローラ４７の
作用により、選択制御信号ＳＰをしてスイッチ４４を各
水平走査期間の前半はスイッチ４３の出力４０側、後半
はＡ／Ｄ変換器４０の出力側に接続すると共に、ＦＩＦ
Ｏ４１の書込みアドレスリセットを第５図（Ｃ）の左図
にＲにて示す部分を人力ビデオ信号が走査するタイミン
グにて行わしめる。これによって、同様に、スイッチ４
４から得られるビデオ信号は、画面の右半分が原入力画
面であり、左半分がこの右半分の画面の中央部を２倍に
拡大した拡大画面となり、極めて実用的な興味ある画面
になる。
これらの画像合成は、ＰＩＦＯ４１の書込みを停止し、
拡大画像を静止画としても、同様に行なうことができる
。
拡大画像を静止画としても、同様に行なうことができる
。
上述の如き実施例のビデオ信号処理装置によれば、様々
なパターンの拡大画像と原画像の合成を極めて簡単な操
作により、効果的に行うことができ、更には回路構成的
にもＦＩＦＯを用いた簡単な回路構成であるため、この
様な高度な処理を民生用１器に搭載する上で極めて有効
なものである。
なパターンの拡大画像と原画像の合成を極めて簡単な操
作により、効果的に行うことができ、更には回路構成的
にもＦＩＦＯを用いた簡単な回路構成であるため、この
様な高度な処理を民生用１器に搭載する上で極めて有効
なものである。
尚、本発明は第１図に示す具体的な回路構成に限られる
ものではなく、例えばｌフィールドメモリとして、第７
図に示す様なランダムアクセスメモリを用いる構成でも
同様に実現できる。この場合には、ＲＡＭの書込みもし
くは読出しアドレスの発生パターンをリードオンリメモ
リ（ＲＯＭ）等のルックアップテーブルに格納しておき
、このＲＯＭから発生されるパターンを選択された合成
パターンに応じて切換えることによって、同様の効果が
得られる。また、このようにＲＡＭを用いる場合には更
に複雑な合成パターンにも対応できるであろう。
ものではなく、例えばｌフィールドメモリとして、第７
図に示す様なランダムアクセスメモリを用いる構成でも
同様に実現できる。この場合には、ＲＡＭの書込みもし
くは読出しアドレスの発生パターンをリードオンリメモ
リ（ＲＯＭ）等のルックアップテーブルに格納しておき
、このＲＯＭから発生されるパターンを選択された合成
パターンに応じて切換えることによって、同様の効果が
得られる。また、このようにＲＡＭを用いる場合には更
に複雑な合成パターンにも対応できるであろう。
［発明の効果］
以上、説明した様に本発明のビデオ信号処理回路によれ
ば、拡大画像を他の画像に合成するに際し、その様々な
合成パターンを簡単な走査で実現することができる。
ば、拡大画像を他の画像に合成するに際し、その様々な
合成パターンを簡単な走査で実現することができる。
第１図は本発明の一実施例としてのビデオ信号処理回路
の構成を示す図、 第２図、第３図は夫々拡大処理時における第１図の回路
各部の動作を説明するためのタイミングチャート、 第４図は第１図の処理回路による拡大処理を説明するた
めの模式図、 第５図（Ａ）、（Ｂ）、（Ｃ）は第１図の回路によって
えもれる拡大画像と原画像との合成画面の例を示す図、 第６図（Ａ）、（Ｂ）は従来の拡大画像の一例を示す図
、 第７図は従来の画像拡大を行う処理回路の構成例を示す
ブロック図、 第８図（Ａ）、（Ｂ）は第７図の回路の動作を説明する
ための模式図である。 図中 ＩＮは入力端子、 ＯＵＴは出力端子、 ４１はｌフィールド分の容量を有す るＦＩＦＯ ４２はＩＨＤＬ。 ４３４４はスイッチ、 ４５は同期分離回路、 ４６はタイミングコントローラ、 ４７はシステムコントローラ、 ４８は操作部である。 ヅｐ イ 亨２−図 奮３Ｉ￥１ 午 郁４−記 ヤｅ１口（δ）
の構成を示す図、 第２図、第３図は夫々拡大処理時における第１図の回路
各部の動作を説明するためのタイミングチャート、 第４図は第１図の処理回路による拡大処理を説明するた
めの模式図、 第５図（Ａ）、（Ｂ）、（Ｃ）は第１図の回路によって
えもれる拡大画像と原画像との合成画面の例を示す図、 第６図（Ａ）、（Ｂ）は従来の拡大画像の一例を示す図
、 第７図は従来の画像拡大を行う処理回路の構成例を示す
ブロック図、 第８図（Ａ）、（Ｂ）は第７図の回路の動作を説明する
ための模式図である。 図中 ＩＮは入力端子、 ＯＵＴは出力端子、 ４１はｌフィールド分の容量を有す るＦＩＦＯ ４２はＩＨＤＬ。 ４３４４はスイッチ、 ４５は同期分離回路、 ４６はタイミングコントローラ、 ４７はシステムコントローラ、 ４８は操作部である。 ヅｐ イ 亨２−図 奮３Ｉ￥１ 午 郁４−記 ヤｅ１口（δ）
Claims (2)
- （１）一画面分のビデオ信号を記憶可能なメモリを用い
て拡大画像を形成可能な拡大処理回路と、該拡大処理回
路の出力と入力ビデオ信号との合成画像を出力するため
の合成処理回路と、前記合成処理回路の合成パターンを
選択する選択手段と、該選択手段に応じて前記拡大処理
回路中のメモリへの書込みもしくは読出しタイミングを
切換える切換手段とを具えるビデオ信号処理回路。 - （２）前記メモリはファーストインファーストアウトメ
モリにより構成され、前記切換手段は該ファーストイン
ファーストアウトメモリの書込みリセットタイミングを
制御することを特徴とする特許請求の範囲第（１）項記
載のビデオ信号処理回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4890489A JPH02226971A (ja) | 1989-02-28 | 1989-02-28 | ビデオ信号処理回路 |
| US07/484,893 US5153728A (en) | 1989-02-28 | 1990-02-26 | Image enlargement apparatus using plural diverse capacity memories |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4890489A JPH02226971A (ja) | 1989-02-28 | 1989-02-28 | ビデオ信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02226971A true JPH02226971A (ja) | 1990-09-10 |
Family
ID=12816257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4890489A Pending JPH02226971A (ja) | 1989-02-28 | 1989-02-28 | ビデオ信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02226971A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61130996A (ja) * | 1984-11-30 | 1986-06-18 | 株式会社東芝 | ビデオ入出力装置 |
| JPS61131976A (ja) * | 1984-11-30 | 1986-06-19 | Pioneer Electronic Corp | 画像処理装置 |
| JPS62291269A (ja) * | 1986-06-11 | 1987-12-18 | Toshiba Corp | 固体カラ−撮像装置 |
| JPS63114383A (ja) * | 1986-10-30 | 1988-05-19 | Nec Corp | 映像信号の時間軸変換回路 |
-
1989
- 1989-02-28 JP JP4890489A patent/JPH02226971A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61130996A (ja) * | 1984-11-30 | 1986-06-18 | 株式会社東芝 | ビデオ入出力装置 |
| JPS61131976A (ja) * | 1984-11-30 | 1986-06-19 | Pioneer Electronic Corp | 画像処理装置 |
| JPS62291269A (ja) * | 1986-06-11 | 1987-12-18 | Toshiba Corp | 固体カラ−撮像装置 |
| JPS63114383A (ja) * | 1986-10-30 | 1988-05-19 | Nec Corp | 映像信号の時間軸変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641478B2 (ja) | 映像表示方法 | |
| JP2558236B2 (ja) | 画像変換メモリ装置 | |
| JPH01194082A (ja) | 画像拡大装置 | |
| JPH05244573A (ja) | 画像信号処理装置及び方法 | |
| US5153728A (en) | Image enlargement apparatus using plural diverse capacity memories | |
| JP2584138B2 (ja) | テレビジョン方式変換装置 | |
| JPH02226971A (ja) | ビデオ信号処理回路 | |
| JPH0468685A (ja) | 映像信号処理装置 | |
| JP3350982B2 (ja) | 画像縮小装置 | |
| JPS6324350B2 (ja) | ||
| JP3185973B2 (ja) | 特殊効果波形発生装置 | |
| JP2944679B2 (ja) | トランスコーダ | |
| JP2642464B2 (ja) | テレビジョン信号変換装置 | |
| JPS6343950B2 (ja) | ||
| JP2825964B2 (ja) | 映像信号拡大装置 | |
| JP2001195570A (ja) | 画像処理装置とその方法およびデータストリーム変換装置 | |
| JP2784602B2 (ja) | 映像信号変換装置 | |
| JPH0126226B2 (ja) | ||
| JP2908870B2 (ja) | 画像記憶装置 | |
| JPS6324352B2 (ja) | ||
| JPH0530377A (ja) | ハイビジヨン映像信号生成回路 | |
| JPH0370288A (ja) | スキャンコンバータ | |
| JP4109328B2 (ja) | ビデオ信号符号化装置 | |
| JPS6324351B2 (ja) | ||
| JPH02226972A (ja) | ビデオ信号処理回路 |