JPH02228043A - 液晶表示装置およびその製造方法 - Google Patents

液晶表示装置およびその製造方法

Info

Publication number
JPH02228043A
JPH02228043A JP1048120A JP4812089A JPH02228043A JP H02228043 A JPH02228043 A JP H02228043A JP 1048120 A JP1048120 A JP 1048120A JP 4812089 A JP4812089 A JP 4812089A JP H02228043 A JPH02228043 A JP H02228043A
Authority
JP
Japan
Prior art keywords
semiconductor device
polycrystalline silicon
thin film
silicon film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1048120A
Other languages
English (en)
Other versions
JP2867264B2 (ja
Inventor
Takashi Aoyama
隆 青山
Chiyuukou Ko
胡 中行
Hidemi Adachi
安達 英美
Yoshihiko Koike
義彦 小池
Nobutake Konishi
信武 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1048120A priority Critical patent/JP2867264B2/ja
Publication of JPH02228043A publication Critical patent/JPH02228043A/ja
Application granted granted Critical
Publication of JP2867264B2 publication Critical patent/JP2867264B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置およびその製造方法に係り、特にア
クティブマトリックス方式の液晶表示装置に好適な半導
体装置およびその製造方法に関する。
(従来の技術) アクティブマトリックス方式の液晶デイスプレィは、近
年、周辺回路を内蔵しながら、高画質化と大画面化の方
向に急速に進んでいる。
この方式の液晶デイスプレィでは、1つの画素に対して
1つの薄膜トランジスタ(以下、TPTと略する)が対
応するように、ガラス基板のような透明絶縁性基板上に
TPTがマトリックス状に形成される。
TPTの能動層として機能する部分には、プラズマCV
Dによって形成されるアモルファスシリコン、または減
圧CVD (LPGVD)法によって形成される多結晶
シリコンが用いられるが、液晶デイスプレィ用のTPT
には大きなキャリア移動度と低リーク電流が要求される
ために、多結晶シリコン(poly−8りが用いられる
ことが多い。
以下、従来技術におけるTPTの製造方法について説明
する。
LPCVD法によって形成される多結晶シリコン膜は、
600℃以下の温度では膜の結晶性が十分でないために
、加熱処理を施すことによって結晶性を向上させる工程
が必要となる。ところが、歪温度の低いガラス基板の場
合、その歪点(約600℃)によって処理温度が制限さ
れて十分な結晶性が得られないので、近年においては、
シリコン膜の表面で吸収されるレーザビームを照射して
表面層のみを融解し、再結晶化時に結晶性を向上させる
方法が実施されている。
このようにして能動層となる多結晶シリコンが形成され
ると、ホト・エツチング工程においてTPT形成のため
の島切りを行い、さらにゲート絶縁膜、ゲート電極が形
成される。続いて、前記多結晶シリコン中のソース/ド
レイン領域となる部分、および前記ゲート電極に不純物
をドープする。
ここで、この不純物を活性化するために加熱処理を施す
が、この場合においても、前記同様、600℃以上の温
度で加熱処理を行うことができないので、レーザ光を照
射して不純物の活性化を行う。
(発明が解決しようとする課題) 一般的に、プラズマCVDによるアモルファスシリコン
形成においては、ガラス基板が平面的に設置されるため
に、アモルファスシリコン膜はガラス基板の一生表面の
みに形成されるが、LPCVD法による多結晶シリコン
膜形成においては、多数のガラス基板が、垂直に平行し
て設置されるために、多結晶シリコン膜はガラス基板の
両面に形成されてしまう。
このように、ガラス基板の両面に多結晶シリコン膜が形
成された状態では、その一方の面の多結晶シリコン膜を
ホト・エツチング工程で島切りして多数のTPTをマト
リックス状に配列し、そのソース/ドレイン領域の活性
化を行う際に、レーザビーム等のエネルギビームを照射
すると、多結晶シリコンが島状に残っている領域、すな
わちTPT形成領域においてはエネルギビームが吸収さ
れるが、それ以外の領域においてはエネルギビームがガ
ラス基板を通過してしまう。
ガラス基板を通過したエネルギビームは、まだ大きな光
強度を有しているために、ガラス基板の裏面に被着され
た前記多結晶シリコンを加熱し、その温度はガラス基板
の歪温度を大幅に超えてしまう場合がある。
多結晶シリコンの温度がガラス基板の歪温度を超えてし
まうと、該多結晶シリコンに接するガラス基板もその歪
温度を超えてしまい、その部分のガラス基板には凹凸が
発生し、これが最終的には、液晶表示装置の画面上での
白濁の原因となってしまう。
本発明の目的は、上記した問題点を解決し、ガラス基板
に凹凸が発生することを防止した半導体装置を実現する
とともに、本発明による半導体装置を液晶表示装置用の
アクティブマトリックス基板として用いれば、画面に白
濁を生じさせない高画質の表示装置を実現できる半導体
装置およびその製造方法を提供することにある。
(課題を解決するための手段) 上記した問題点を解決するために、本発明は透明絶縁性
基板の表面に多数のTPTを隣接配置してなる薄膜半導
体装置において、下記の(1)〜(3)に示した手段の
いずれか、あるいはこれらの手段を適宜に組み合わせて
講じた点に特徴がある。
(1)透明絶縁性基板として、ソース/ドレイン領域内
の不純物を活性化するために照射されるエネルギビーム
に対する吸収係数が高い基板を用いる。
(2)ガラス基板の、エネルギビームが照射される面の
少なくとも裏面に、TPTの能動層となる多結晶シリコ
ンを形成する前に、エネルギビームに対する吸収係数が
小さく、かつ熱絶縁性が高い、たとえば5i02膜を予
め堆積させておく。
(3)ガラス基板の、エネルギビームが照射される面の
裏面のシリコン膜を、エネルギビームを照射する前に予
め除去しておく。
(作用) 前記(lうの手段は以下のように作用する。すな・わち
、透明箱縁性基板として、照射されるエネルギビームに
対する吸収係数が高い基板を用いると、エネルギビーム
はガラス基板の厚み方向において徐々に吸収されて減衰
し、裏面のシリコン膜に達するときのエネルギ強度は、
初めのエネルギビームの強度の50〜80%になる。し
たがって、裏面のシリコン膜の温度上昇が抑えられる。
前記(2)の手段は以下のように作用する。すなわち、
エネルギビームが照射される面の裏面に、該エネルギビ
ームに対する吸収係数が小さく、かつ熱絶縁性が高い下
地膜を形成しておくと、表面に照射されたエネルギビー
ムが基板および該下地膜を通過した後に、裏面のシリコ
ン膜に達し、該シリコン膜が加熱されても、その熱の基
板への伝導が下地膜によって遮られるために、ガラス基
板の温度上昇が抑えられる。
前記(3)の手段は以下のように作用する。すなわち、
エネルギビームが照射される面の裏面のシリコン膜を予
め除去しておけば、基板を通過したエネルギビームは、
薄膜半導体装置内のいずれの部分においても吸収されず
に外部に放出される。
したがって、基板が加熱されることがなく、その温度上
昇が抑えられる。
(実施例) 以下、本発明の一実施例を説明する。第1図は第1の発
明の一実施例である半導体装置およびその製造方法を説
明するための断面図である。
同図において、ガラス基板1−1は、波長308n−の
紫外光に対する吸収係数εが3 c+a−’厚さが1+
u+の基板である。なお、この場合の吸収係数εは、ガ
ラス基板に入射する紫外光強度をIo1該入射入射光ラ
ス基板を通過した後の光強度を1.基板の厚み(am 
)をXとした場合に、(−εX) I−IXexp    として定義されるものとする。
本実施例においては、初めに、前記ガラス基板1−1の
表面に常圧CVD (APCVD)法によって、下地膜
となる5i02膜2−1を約4000人の厚さで堆積さ
せる[同図(a)]。
次に、LPCVD法によって580℃の温度で、TPT
の能動層として機能する多結晶シリコン膜3−1を5i
02膜2−1の表面に堆積させる。
このとき、前記したように、LPCVD法ではガラス基
板1−1の裏面にもシリコン膜3−2が同様に堆積され
てしまう。
次に、シリコン膜3−1の表面にAPCVD法によって
キャップ膜である5i02膜20を約2000人堆積さ
せ、その後、XeClエキシ71/−fil(波長30
8 nn+)を、300 taJ/c4の強度で全面に
照射して、前記多結晶シリコン膜3−1を結晶化して結
晶性の優れた多結晶シリコン膜を得る[同図(b)]。
次に、キャップ膜を除去した後に多結晶シリコン膜3−
1をホト・エツチング工程で島切りすることによって、
島状の多結晶シリコン膜21がガラス基板1−1上にマ
トリックス状に配列されるようにする。
次に、その表面にゲート絶縁膜用の5i02膜7をAP
CVD法によって約2000人堆積させ、さらに、ゲー
ト電極用のシリコン膜8をLPCVD法によって約30
00人堆積させる。
次に、前記ゲート絶縁膜用の5i02膜7およびゲート
電極用のシリコン膜8をホト・エツチング工程によって
バターニングした後に、前記島状の多結晶シリコン膜2
1のうち、TPTのソース/ドレイン領域となる部分4
,5、およびゲート電極8に、たとえばイオン打込み法
によって、リンイオン12を30KeVのエネルギで5
X1015打込む[同図(C)]。
さらに、APCVD法によってパッシベーション膜とな
る5i02膜9を約2000人堆積させた後に、XeC
lエキシマレーザ11を250IIIJ/cシの強度で
照射して、前記不純物を活性化する[同図(d)]。
このようにして、ソース/ドレイン領域となる部分の活
性化が終了したならば、パッシベーション膜9に、ソー
ス/ドレイン領域のコンタクト用孔を開孔した後に電極
用アルミをスパッタし、電極10−1.10−2を形成
する。
続いて、TPTを駆りするための引き出し線となる透明
電極ITO(図示せず)をスパッタによって形成した後
に、多結晶シリコン膜3−2をエツチングによって除去
する[同図(e)]。この多結晶シリコン膜3−2の除
去は、これ以前の工程で行っても良いが、この多結晶シ
リコン膜3−2バカラス基板1−1の保護膜としても機
能するので、最終工程において除去することが望ましい
その後は、偏光板、カラーフィルタおよび透明電極を積
層したガラス基板を用意し、2枚のガラス基板の間にT
N液晶を封入して液晶表示装置が完成する。
第4図(1)は、前記第1図(d)に関して説明したX
eClエキシマレーザ11を照射した場合の、ガラス基
板1−1の表面から厚み方向への距離Xとレーザ光強度
Iとの関係、および距離Xと温度Tとの関係を示した図
であり、第1図と同一の符号が同一または同等部分を表
している。
同図から明らかなように、ガラス基板内に到達したレー
ザ光の強度■は、表面から厚み方向への距離Xにしたが
って減衰される。したがって、ガラス基板1−1を通過
したレーザ光がシリコン膜3−2に吸収されても、その
エネルギが小さいためにシリコンM3−2はそれ程加熱
されない。
本実施例の場合、ガラス基板の吸収係数が従来技術に比
べて大きいので、レーザ光の直接的な照射によるガラス
基板全体の温度上昇は従来技術に比べて多少大きくなり
、発明者が行った実験においては約300℃まで上昇し
たが、シリコン膜3−2に到達するレーザ光強度が小さ
いために、該シリコン膜3−2はガラス基板1−1の歪
温度Tcよりも十分に低い温度までしか加熱されず、ガ
ラス基板1−1に損傷を与えるには至らない。
第2図は、第2の発明の一実施例である半導体装置およ
びその製造方法を説明するための断面図である。
本実施例ではガラス基板1−2は波長308ngの紫外
光に対する吸収係数が小さい、従来技術と同様のガラス
基板である。
本実施例においては、初めに、前記ガラス基板1−2の
両面にAPCVD法によって、下地膜となる5i02膜
2−1.2−2を約4000人の厚さで堆積させる点に
特徴がある[同図(a)]。
その後は、前記第1図に示した実施例の場合と同様の製
造方法によって第2図(e)に示すようなTPTが完成
する。
本実施例においては、前記第1図に示した実施例の場合
と同様に、同図(d)に示した工程においてXeClエ
キシマレーザを照射して、ソース/ドレイン領域となる
部分4,5、およびゲート電極8内の不純物を活性化す
る。
なお、該レーザ光照射の後に、電極10−1.10−2
等を形成する方法は、前記第1発明の場合と同様である
第4図(2)は、第2図(d)においてXeClエキシ
マレーザ11を照射した場合の、ガラス基板1−2の表
面から厚み方向への距離Xとレーザ光強度■との関係、
および距離Xと温度Tとの関係を示した図である。
同図から明らかなように、本実施例においても、ガラス
基板内に到達したレーザ光の強度Iは、表面から厚み方
向への距離Xにしたがって減衰されるが、ガラス基板1
−2の吸収係数が小さいために、第1図に示した実施例
の場合柱は減衰されず、ガラス基板1−2を通過したレ
ーザ光がシリコン膜3−2に吸収されると、吸収される
エネルギが大きいためにシリコン膜3−2はガラス基板
1−2の歪温度Tcを超える程に加熱される。
しかし、本実施例の場合、ガラス基板1−2とシリコン
膜3−2との間に、熱的に絶縁物として機能する5i0
2膜2−2が形成されているために、該シリコン1i1
3−2の熱がガラス基板1−2に伝わらない。したがっ
て、ガラス基板1−2が損傷を受けることがない。
第3図は、第3の発明の一実施例である半導体装置の製
造方法を説明するための断面図である。
本実施例では、前記第2発明の場合と同様に、ガラス基
板1−2は波長308nsの紫外光に対する吸収係数X
が小さい、従来技術と同様の基板である。
本実施例においては、APCVD法によってパッジベー
ジジン膜となる5i02膜9を堆積する工程までは前記
第1図に関して説明した実施例と同一であるが、その後
は、ガラス基板1−2の裏面に堆積されているシリコン
膜3−2を除去した後に、ソース/ドレイン領域4.5
およびゲート電極8内の不純物を活性化するためのXe
Clエキシマレーザを照射するようにした点に特徴があ
る。
その後は、前記第1図に示した実施例の場合と同様の製
造方法によって第3図(e)に示すようなTPTが完成
する。
第4図(3)は、第3図(d)においてXeClエキシ
マレーザを照射した場合の、ガラス基板1−2の表面か
ら厚み方向への距離Xとレーザ光強度Iとの関係、およ
び距離Xと温度Tとの関係を示した図である。
同図から明らかなように、本実施例においては、ガラス
基板1−2内に到達したレーザ光の強度lは、表面から
厚み方向への距1iitXにしたがって減衰され、その
後、基板を通過したエネルギビームは、半導体装置内の
いずれの部分においても吸収されずに外部に放出される
ために、ガラス基板1−2は加熱されることがなく、損
傷を受けることはない。
なお、本実施例においては、XeClエキシマレーザを
照射する直前にシリコン膜3−2を除去するものとして
説明したが、本発明はこれのみに限定されるものではな
く、前記多結晶シリコン膜3−1.3−2を形成した後
であり、かつレーザ光を照射する前であれば、いずれの
工程で除去するようにしても良い。
このように、前記第1ないし第3の発明によれば、TP
Tのソース/ドレイン領域およびゲート電極を活性化す
るためのレーザ光照射によってガラス基板に凹凸が発生
することを防止できるので、画面に白濁を生じさせない
高画質の液晶表示装置を提供することができるようにな
る。
なお、上記した実施例においては、(1)ガラス基板と
して、ソース/ドレイン領域内の不純物を活性化するた
めに照射されるエネルギビームに対する吸収係数が高い
基板を用いること、(2)ガラス基板の、エネルギビー
ムが照射される面の少なくとも裏面に、エネルギビーム
に対する吸収係数が小さく、かつ熱絶縁性が高い5i0
2膜を予め堆積させておくこと、(3)ガラス基板の、
エネルギビームが照射される面の裏面のシリコン膜を、
エネルギビームを照射する前に予め除去しておくこと、
のいずれかの手段を単独で用いる場合の実施例に関して
説明したが、これらの技術手段を適宜に組み合わせても
良い。
たとえば、前記(+)および(2)の技術手段を組み合
わせて半導体装置を製造すれば、不純物を活性化するた
めのレーザ光の強度は、ガラス基板1−1によって減衰
され、さらには、該減衰されたレーザ光によって加熱さ
れたシリコン膜3−2の熱は、下地膜2−2によって絶
縁されるので、前記第1.2図に関して説明した実施例
の場合よりも、さらにガラス基板の温度上昇を抑えるこ
とができる。
また、上記した実施例においては、ガラス基板の、TP
Tが形成されない側の下地膜2−2を・二酸化シリコン
膜であるものとして説明したが、エネルギビームに対す
る吸収係数が低く、熱絶縁性を有するものであれば、た
とえば窒化シリコンのようなものであってもかまわない
。ただし、前記第2図に関して説明したように、液晶表
示装置用の半導体装置として用いる場合にも取り除かな
いのであれば、透明性も要求される。
(発明の効果) 上記したように、本発明によれば、TFTのソース/ド
レイン領域およびゲート電極を活性化するためのレーザ
光照射によってガラス基板の凹凸が発生することを防止
できる。したがって本発明による半導体装置を液晶表示
装置用のアクティブマトリックス基板として用いれば、
画面に白濁を生じさせない高画質の表示装置を提供する
ことができるようになる。
【図面の簡単な説明】
第1図は第1の発明の一実施例である半導体装置の断面
図である。 第2図は第2の発明の一実施例である半導体装置の断面
図である。 第3図は第3の発明の一実施例である半導体装置の断面
図である。 第4図は第1ないし第3発明における基板の温度上昇を
説明するための図である。 1−1.1−2・・・ガラス基板、2−1. 2−2・
・・下地膜、3−1.3−2・・・多結晶シリコン、4
.5・・・ソース/ドレイン領域、7・・・ゲート絶縁
膜、8・・・ゲート電極

Claims (6)

    【特許請求の範囲】
  1. (1)透明絶縁性基板上に、多結晶シリコン膜を能動層
    とする多数の薄膜半導体装置を隣接配置すると共に、こ
    の薄膜半導体装置のソース/ドレイン領域およびゲート
    電極内にドープされた不純物にエネルギビームを照射し
    てその活性化を図る液晶表示装置用の半導体装置の製造
    方法において、透明絶縁性基板の、少なくとも薄膜半導
    体装置が形成されない側に、エネルギビームに対する吸
    収係数が低く、熱絶縁性を有する下地膜を形成する工程
    と、 前記下地膜が形成された透明絶縁性基板の両面に多結晶
    シリコン膜を形成する工程と、 薄膜半導体装置が形成される側の多結晶シリコン膜を島
    切りして、多数の島状多結晶シリコン膜を形成する工程
    と、 該島状多結晶シリコン膜を能動層とする薄膜半導体装置
    を形成する工程と、 該薄膜半導体装置のソース/ドレイン領域およびゲート
    電極に不純物をドープすると共に、該不純物にエネルギ
    ビームを照射してその活性化を図る工程と、 薄膜半導体装置が形成されない側の多結晶シリコン膜を
    除去する工程とからなることを特徴とする半導体装置の
    製造方法。
  2. (2)透明絶縁性基板上に、多結晶シリコン膜を能動層
    とする多数の薄膜半導体装置を隣接配置すると共に、こ
    の薄膜半導体装置のソース/ドレイン領域およびゲート
    電極内にドープされた不純物にエネルギビームを照射し
    てその活性化を図る液晶表示装置用の半導体装置の製造
    方法において、透明絶縁性基板の両面に多結晶シリコン
    膜を形成する工程と、 薄膜半導体装置が形成される側の多結晶シリコン膜を島
    切りして、多数の島状多結晶シリコン膜を形成する工程
    と、 該島状多結晶シリコン膜を能動層とする薄膜半導体装置
    を形成する工程と、 前記薄膜半導体装置のソース/ドレイン領域およびゲー
    ト電極に不純物をドープすると共に、該不純物にエネル
    ギビームを照射してその活性化を図る工程とを有し、 さらに、前記多結晶シリコン膜が形成される工程と、エ
    ネルギビームを照射する工程との間に、薄膜半導体装置
    が形成されない側の多結晶シリコン膜を除去する工程を
    有することを特徴とする半導体装置の製造方法。
  3. (3)透明絶縁性基板上に、多結晶シリコン膜を能動層
    とする多数の薄膜半導体装置を隣接配置すると共に、こ
    の薄膜半導体装置のソース/ドレイン領域およびゲート
    電極内にドープされた不純物にエネルギビームを照射し
    てその活性化を図ることによって製造される液晶表示装
    置用の半導体装置において、 前記透明絶縁性基板のエネルギビームに対する吸収係数
    εは、以下に示す関係式において2cm^−^1ないし
    30cm^−^1であることを特徴とする半導体装置。 I=I_0×exp^(^−^ε^x^) ただし、I_0:ガラス基板に入射する紫外光強度 I:入射光がガラス基板を通過した 後の光強度 x:ガラス基板の厚さ(cm)
  4. (4)前記エネルギビームは、波長308nmのXeC
    lエキシマレーザであることを特徴とする特許請求の範
    囲第3項記載の半導体装置。
  5. (5)透明絶縁性基板上に、多結晶シリコン膜を能動層
    とする多数の薄膜半導体装置を隣接配置すると共に、こ
    の薄膜半導体装置のソース/ドレイン領域およびゲート
    電極内にドープされた不純物にエネルギビームを照射し
    てその活性化を図ることによって製造される液晶表示装
    置用の半導体装置において、 透明絶縁性基板の、少なくとも薄膜半導体装置が形成さ
    れない側に、エネルギビームに対する吸収係数が低く、
    熱絶縁性を有する下地膜が形成されていることを特徴と
    する半導体装置。
  6. (6)前記下地膜は、二酸化シリコンまたは窒化シリコ
    ンであることを特徴とする特許請求の範囲第5項記載の
    半導体装置。
JP1048120A 1989-02-28 1989-02-28 液晶表示装置およびその製造方法 Expired - Lifetime JP2867264B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1048120A JP2867264B2 (ja) 1989-02-28 1989-02-28 液晶表示装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1048120A JP2867264B2 (ja) 1989-02-28 1989-02-28 液晶表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH02228043A true JPH02228043A (ja) 1990-09-11
JP2867264B2 JP2867264B2 (ja) 1999-03-08

Family

ID=12794468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1048120A Expired - Lifetime JP2867264B2 (ja) 1989-02-28 1989-02-28 液晶表示装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2867264B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437144A (ja) * 1990-06-01 1992-02-07 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
JPH06188268A (ja) * 1992-12-16 1994-07-08 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US6352883B1 (en) 1991-02-22 2002-03-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6410374B1 (en) 1992-12-26 2002-06-25 Semiconductor Energy Laborartory Co., Ltd. Method of crystallizing a semiconductor layer in a MIS transistor
US6544825B1 (en) 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
US6638800B1 (en) 1992-11-06 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus and laser processing process
US6872605B2 (en) 1992-12-04 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US7622335B2 (en) 1992-12-04 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor device
WO2025115602A1 (ja) * 2023-11-27 2025-06-05 東京エレクトロン株式会社 基板処理方法および基板処理システム

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740547B2 (en) 1990-06-01 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin-film transistor
US6458200B1 (en) 1990-06-01 2002-10-01 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin-film transistor
JPH0437144A (ja) * 1990-06-01 1992-02-07 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
US7018874B2 (en) 1990-06-01 2006-03-28 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin-film transistor
US6352883B1 (en) 1991-02-22 2002-03-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6717180B2 (en) 1991-02-22 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US7564057B1 (en) 1992-03-17 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an aluminum nitride film
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6638800B1 (en) 1992-11-06 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus and laser processing process
US7179726B2 (en) 1992-11-06 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus and laser processing process
US7622335B2 (en) 1992-12-04 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor device
US6872605B2 (en) 1992-12-04 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JPH06188268A (ja) * 1992-12-16 1994-07-08 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US6544825B1 (en) 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
US7351615B2 (en) 1992-12-26 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
US6410374B1 (en) 1992-12-26 2002-06-25 Semiconductor Energy Laborartory Co., Ltd. Method of crystallizing a semiconductor layer in a MIS transistor
US7238558B2 (en) 1993-06-30 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
WO2025115602A1 (ja) * 2023-11-27 2025-06-05 東京エレクトロン株式会社 基板処理方法および基板処理システム

Also Published As

Publication number Publication date
JP2867264B2 (ja) 1999-03-08

Similar Documents

Publication Publication Date Title
KR100302378B1 (ko) 반도체장치 및 액정 표시장치
CN100442532C (zh) 有源矩阵显示器件
US5264383A (en) Method of manufacturing a thin film transistor
JP3254072B2 (ja) 半導体装置の作製方法
JP2004311955A (ja) 超薄型電気光学表示装置の製造方法
JP2000323713A (ja) 薄膜トランジスタの製造方法
JPH0261032B2 (ja)
US6964890B1 (en) Semiconductor device and method for forming the same
JP2867264B2 (ja) 液晶表示装置およびその製造方法
JPH0334434A (ja) 薄膜半導体装置及びその製造方法
JP3320845B2 (ja) 半導体装置の作製方法
JP3291457B2 (ja) 半導体装置の製造方法及び液晶表示装置の製造方法
JPH09107108A (ja) 半導体装置及び表示装置
US7141823B2 (en) Thin film transistor semiconductor device
JP2001102585A (ja) 薄膜トランジスタおよび薄膜集積回路装置とそれらの製造方法と液晶表示装置
JP2000260710A (ja) 半導体装置の製造方法及びアニール装置
JPH1187724A (ja) 半導体素子の製造方法
JP2000150890A (ja) 半導体装置の製造方法
JPH09133928A (ja) 液晶表示装置用薄膜トランジスタ基板およびその製造方法
JP2002076349A (ja) 半導体装置の製造方法
JP2871262B2 (ja) 薄膜トランジスタの製造方法
JPH03114030A (ja) 液晶表示装置の製造方法
JP2007311541A (ja) 基板装置およびその製造方法
JP3813639B2 (ja) 半導体装置、液晶電気光学装置、および半導体装置の作製方法
JPH02224253A (ja) 薄膜半導体装置の製造方法