JPH02228060A - Integrated circuit protective device and integrated circuit device equipped with this device - Google Patents
Integrated circuit protective device and integrated circuit device equipped with this deviceInfo
- Publication number
- JPH02228060A JPH02228060A JP1048798A JP4879889A JPH02228060A JP H02228060 A JPH02228060 A JP H02228060A JP 1048798 A JP1048798 A JP 1048798A JP 4879889 A JP4879889 A JP 4879889A JP H02228060 A JPH02228060 A JP H02228060A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- surge
- varistor
- electrically connected
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野)
本発明は、集積回路素体に電気的に接続された信号ライ
ンを介して該素体側に流入するサージ成分をアースライ
ンにバイパスさせることで該素体をサージ電圧より保護
する集積回路保護装置、及び該装置を備えた集積回路装
置に関する。Detailed Description of the Invention [Purpose of the Invention (Industrial Field of Application) The present invention aims to prevent surge components flowing into an integrated circuit element through a signal line electrically connected to the element into an earth line. The present invention relates to an integrated circuit protection device that protects the element body from surge voltage by bypassing the device, and an integrated circuit device equipped with the device.
(従来の技術)
近年LSI(大規模集積回路)の高集積化に伴ない電極
パターンが微細になり、これにつれてサージ電圧等に対
するLSIの耐圧が低下する傾向にある。特にMOS−
LSI等の高入力インピーダンス素子の場合、ゲート絶
縁膜が極めて薄く、これに静電気等のサージ電圧が加わ
ると容易に絶縁破壊される。(Prior Art) In recent years, as LSIs (Large Scale Integrated Circuits) have become highly integrated, electrode patterns have become finer, and as a result, the withstand voltage of LSIs against surge voltages and the like tends to decrease. Especially MOS-
In the case of a high input impedance element such as an LSI, the gate insulating film is extremely thin, and dielectric breakdown occurs easily when a surge voltage such as static electricity is applied to the gate insulating film.
そこで従来は、バリスタ機能素子を用いて、集積回路素
体をサージ電圧より保護するようにしている。ここでバ
リスタ機能素子とは、印加電圧によって著しく抵抗値が
変わり、電圧−電流特性が非直線性を示す固体素子を意
味する。Therefore, conventionally, a varistor functional element has been used to protect the integrated circuit element from surge voltage. Here, the varistor functional element means a solid-state element whose resistance value changes significantly depending on the applied voltage and whose voltage-current characteristics exhibit non-linearity.
このバリスタ機能素子を用いて集積回路素体のサージ対
策を行ったものとして、実開昭63−79654号公報
に記載されたものを挙げることができる。An example of a surge countermeasure for an integrated circuit element using this varistor functional element is the one described in Japanese Utility Model Application Laid-Open No. 63-79654.
これは、第4図に示すように、薄膜バリスタ付回路基板
1上に集積回路素体(LSIチップ)2を実装して成る
ものである。基板1の両縁部には複数の取出し電極3が
形成されており、素体2よりの引出し線(ボンティング
ワイヤ)4の端末がこの取出し電極3に電気的に接続さ
れている。また、この取出し電極3は、信号ライン6を
介して図示しない別回路に電気的に接続される。そして
、各取出し電極3間には薄膜バリスタ5が形成されてお
り、このバリスタ5により、信号ライン7を介して素体
2側に流入するサージ成分の吸収が行われるようになっ
ている。As shown in FIG. 4, this is made up of an integrated circuit element (LSI chip) 2 mounted on a circuit board 1 with a thin film varistor. A plurality of lead-out electrodes 3 are formed on both edges of the substrate 1, and terminals of lead-out wires (bonding wires) 4 from the element body 2 are electrically connected to the lead-out electrodes 3. Further, this extraction electrode 3 is electrically connected to another circuit (not shown) via a signal line 6. A thin film varistor 5 is formed between each extraction electrode 3, and this varistor 5 absorbs surge components flowing into the element body 2 via the signal line 7.
(発明が解決しようとする課題)
ところで、信号ライン6を介して素体2側に流入するサ
ージ成分には、第4図7で示すように各信号ライン6毎
に独立しているもの(非同期サージ)と、第5図8で示
すように同期のとれたもの(同期サージ)とがある。こ
こで、信号ライン6毎に独立流入する非同期サージ成分
は各バリスタ5により容易に吸収される。しかし、同期
がとれている同期サージの場合、各バリスタ5ではバリ
スタの両端が同電位になりこれを吸収することができな
いため、結局集積回路素体2へのサージ伝達を余儀なく
される。(Problem to be Solved by the Invention) By the way, the surge components flowing into the element body 2 side through the signal lines 6 include those that are independent for each signal line 6 (asynchronous surge) and synchronized surge (synchronous surge) as shown in FIG. 5 and 8. Here, the asynchronous surge components independently flowing into each signal line 6 are easily absorbed by each varistor 5. However, in the case of a synchronized surge, both ends of each varistor 5 have the same potential and cannot be absorbed, so that the surge is eventually transmitted to the integrated circuit element 2.
そこで本発明は上記の欠点を除去するもので、その目的
とするところは、同期サージ成分が信号ラインを介して
集積回路素体側に流入されても、これをアースラインに
バイパスさせることで該素体をサージ電圧より適確に保
護することができる集積回路保護装置、及び該装置を備
えた集積回路装置を提供することにある。Therefore, the present invention aims to eliminate the above-mentioned drawbacks, and its purpose is to bypass the synchronous surge component to the integrated circuit element side through the signal line by bypassing it to the integrated circuit element side. An object of the present invention is to provide an integrated circuit protection device capable of accurately protecting the body from surge voltage, and an integrated circuit device equipped with the device.
[発明の構成]
(課題を解決するための手段)
第1の発明は、信号ラインを介して集積回路素体側に流
入するサージ成分をアースラインにバイパスさせること
で該素体をサージ電圧より保護する集積回路保護装置に
おいて、前記集積回路素体に電気的に接続された複数の
信号ライン生瓦いに隣接する信号ライン間のそれぞれに
、複数のバリスタ機能素子の等価直列回路を設け、且つ
、該回路におけるバリスタ機能素子の直列接続箇所を前
記アースラインに電気的に接続して成る。[Structure of the Invention] (Means for Solving the Problems) The first invention protects the integrated circuit element from surge voltage by bypassing the surge component flowing into the integrated circuit element through the signal line to the ground line. In the integrated circuit protection device, an equivalent series circuit of a plurality of varistor functional elements is provided between each of the signal lines adjacent to the plurality of signal line gables electrically connected to the integrated circuit element body, and A series connection point of the varistor functional elements in the circuit is electrically connected to the ground line.
第2の発明は、アースラインが形成された素体実装基板
に集積回路素体を実装して成る集積回路装置であって、
信号ラインに流入するサージ成分を前記アースラインに
バイパスさせることで該素体をサージ電圧より保護する
集積回路保護装置を前記素体実装基板上に形成したもの
において、前記集積回路素体に電気的に接続された複数
の信号ライン生瓦いに隣接する信号ライン間のそれぞれ
に、複数のバリスタ機能素子の等価直列回路を設け、且
つ、該回路におけるバリスタ機能素子の直列接続箇所を
前記アースラインに電気的に接続して前記集積回路保護
装置を構成したものである。A second invention is an integrated circuit device comprising an integrated circuit element mounted on an element mounting board on which a ground line is formed,
An integrated circuit protection device is formed on the element mounting board to protect the element from surge voltage by bypassing the surge component flowing into the signal line to the ground line, wherein the integrated circuit element is electrically connected to the integrated circuit element. An equivalent series circuit of a plurality of varistor functional elements is provided between the signal lines adjacent to the plurality of signal lines connected to the green tiles, and the series connection point of the varistor functional elements in the circuit is connected to the ground line. The integrated circuit protection device is configured by electrically connecting them.
(作 用)
第1.第2の発明によれば、信号ラインを介して同期サ
ージ成分が集積回路素体側に流入した場合でも、このサ
ージ成分は、上記バリスタ機能素子及び該素子の直列接
続箇所を介してアースラインに流れる。従って、当該サ
ージ成分は各バリスタ機能素子によって吸収され、サー
ジ電圧によって集積回路素体が破壊されることはない。(Effect) 1st. According to the second invention, even when a synchronous surge component flows into the integrated circuit element side through the signal line, this surge component flows to the ground line through the varistor functional element and the series connection point of the element. . Therefore, the surge component is absorbed by each varistor functional element, and the integrated circuit element is not destroyed by the surge voltage.
(実施例) 以下、本発明を実施例により具体的に説明する。(Example) Hereinafter, the present invention will be specifically explained with reference to Examples.
第1図は本発明の一実施例たる集積回路装置を示してい
る。FIG. 1 shows an integrated circuit device that is an embodiment of the present invention.
同図11は素子実装基板であり、この基板11のほぼ中
央部に集積回路素体(チップ)12が実装されている。11 shows an element mounting board, and an integrated circuit element (chip) 12 is mounted approximately in the center of this board 11. As shown in FIG.
また、この基板11の相対向する両縁辺部には、基板1
1の長手方向に沿うように複数のボンディング用端子1
0が等間隔で形成され、各ボンディング用端子10と集
積回路素体12の端子とがボンディングワイヤ14によ
って電気的に接続されている。更に上記各ボンディング
用端子10は、信号ライン16により図示しない別口路
に電気的に接続されている。そして、複数の信号ライン
16中互いに隣接する信号ライン間のそれぞれに、複数
のバリスタ機能素子の等個直列回路13が形成されてい
る。本実施例においてこの等個直列回路13は第1.第
2のバリスタ機能素子13a、13bより成る。更に、
各等価直列回路13における第1.第2のバリスタ機能
素子13a、13bの直列接続箇所15は、基板11上
に形成されたアースライン17に電気的に接続されてい
る。Further, on both opposing edges of this substrate 11, a substrate 1
A plurality of bonding terminals 1 are arranged along the longitudinal direction of 1.
0 are formed at equal intervals, and each bonding terminal 10 and a terminal of the integrated circuit element body 12 are electrically connected by a bonding wire 14. Furthermore, each of the bonding terminals 10 is electrically connected to a separate path (not shown) via a signal line 16. A plurality of equal number series circuits 13 of varistor functional elements are formed between adjacent signal lines among the plurality of signal lines 16 . In this embodiment, the equal series circuits 13 are connected to the first . It consists of second varistor functional elements 13a and 13b. Furthermore,
The first in each equivalent series circuit 13. A series connection point 15 of the second varistor functional elements 13a and 13b is electrically connected to an earth line 17 formed on the substrate 11.
尚、請求項1に対応する集積回路保護装置は、上記バリ
スタ機能素子13a、13bの等個直列回路13を有し
て成る。An integrated circuit protection device according to claim 1 includes a series circuit 13 of equal numbers of the varistor function elements 13a and 13b.
ここでバリスタ機能素子とは、印加電圧によって著しく
抵抗値が変わり、電圧−電流特性が非直線性を示す固体
素子を意味し、このバリスタ機能素子には、狭義のバリ
スタはもとより、シリコンツェナーダイオードに代表さ
れるダイオードバリスタや、酸化亜鉛若しくはチタン酸
ストロンチウムバリスタに代表されるセラミックバリス
タ、更には応用製品たるサージアブソーバやアレスタが
含まれる。Here, the term varistor functional element refers to a solid-state element whose resistance value changes significantly depending on the applied voltage and whose voltage-current characteristics exhibit non-linearity. These include diode varistors, typically ceramic varistors such as zinc oxide or strontium titanate varistors, and applied products such as surge absorbers and arresters.
そして、第1.第2のバリスタ機能素子13a。And the first. Second varistor functional element 13a.
13bとしてそれぞれ個別部品を適用することもできる
が、本実施例では、以下に詳述するように薄膜技術によ
り基板11上に形成された素子を用いるようにしている
。Although individual parts may be used as the elements 13b, in this embodiment, elements formed on the substrate 11 by thin film technology are used, as will be described in detail below.
第2図は第1図におけるバリスタ機能素子13a、13
bの等個直列回路13の構成例を示しており、また第3
図は第2図のA−A線断面を示している。FIG. 2 shows the varistor functional elements 13a and 13 in FIG.
It shows an example of the configuration of the equal series circuit 13 of b.
The figure shows a cross section taken along the line A--A in FIG.
電気的絶縁部材より成る素体実装基板11上に矩形状に
ボンディング用端子10が形成され、このボンディング
用端子12より基板長手方向に下部電極20.21が延
在形成されている。そして互いに隣接する下部電極20
.21を覆うようにバリスタ形成素体層22が矩形状に
形成され、更にこのバリスタ形成素体層22の上面には
、前記下部電極20.21に対向するように上部電極1
9が形成されている。この上部電極19は、導電パター
ンによりアースライン17に電気的に接続されている。A rectangular bonding terminal 10 is formed on an element mounting board 11 made of an electrically insulating member, and a lower electrode 20, 21 is formed extending from the bonding terminal 12 in the longitudinal direction of the board. And the lower electrodes 20 adjacent to each other
.. A varistor forming element body layer 22 is formed in a rectangular shape so as to cover the varistor forming element body layer 21, and an upper electrode 1 is formed on the upper surface of this varistor forming element body layer 22 so as to face the lower electrode 20.21.
9 is formed. This upper electrode 19 is electrically connected to the ground line 17 by a conductive pattern.
ここで、下部電極20と上部電極19との対向部分(こ
れを23で示す)により上記第1のバリスタ機能素子1
3aが形成され、また同様に下部電極21と上部電極1
9との対向部分(これを24で示す)により上記第2の
バリスタ機能素子13bが形成されている。Here, the opposing portion of the lower electrode 20 and the upper electrode 19 (indicated by 23) allows the first varistor functional element 1 to
3a is formed, and similarly a lower electrode 21 and an upper electrode 1 are formed.
The portion facing 9 (indicated by 24) forms the second varistor functional element 13b.
上記の構成において、第1.第2のバリスタ機能素子1
3a、13bの直列接続箇所15がアースライン17に
電気的に接続されているためこの直列接続箇所15は、
信号ライン16を介して集積回路素子12側に流入する
サージ成分の基準電位(例えばグランド(GND)端子
の電位)に常に等しくなっている。このことは、サージ
成分が各信号ライン毎に独立しているか(第4図7参照
)。In the above configuration, first. Second varistor functional element 1
Since the series connection point 15 of 3a and 13b is electrically connected to the earth line 17, this series connection point 15 is
It is always equal to the reference potential (for example, the potential of the ground (GND) terminal) of the surge component flowing into the integrated circuit element 12 side via the signal line 16. Does this mean that the surge component is independent for each signal line (see FIG. 4, 7)?
あるいは同期がとれているか(第5図8参照)に無関係
である。故に、信号ラインを介して集積回路素体12側
に流入するサージ成分は、同期、非同期にかかわらず第
1のバリスタ機能素子13a又は第2のバリスタ機能素
子13b及び該素子の直列接続箇所15を介してアース
ライン17にバイパスされ、これにより吸収される。こ
のため、サージ電圧によって集積回路素体12が破壊さ
れることはない。Or, it is irrelevant whether synchronization is achieved (see FIG. 5, FIG. 8). Therefore, the surge component flowing into the integrated circuit element 12 side via the signal line will damage the first varistor functional element 13a or the second varistor functional element 13b and the series connection point 15 of the element, regardless of whether it is synchronous or asynchronous. is bypassed to the ground line 17 via the ground line 17 and absorbed thereby. Therefore, the integrated circuit element 12 is not destroyed by the surge voltage.
以上本発明の一実施例について説明したが、本発明は上
記実施例に限定されるものではなく、種々の変形実施が
可能であるのはいうまでもない。Although one embodiment of the present invention has been described above, it goes without saying that the present invention is not limited to the above embodiment, and various modifications can be made.
例えば上記実施例では集積回路保護装置を素体実装基板
11上に形成したものについて説明したが、該装置を集
積回路素体12内に形成するようにしてもよい。For example, in the above embodiment, the integrated circuit protection device is formed on the element mounting board 11, but the device may be formed inside the integrated circuit element 12.
〔発明の効果]
以上詳述したように本発明によれば、同期サージ成分が
信号ラインを介して集積回路素体側に流入された場合で
も、これをアースラインにバイパスさせることで該素体
をサージ電圧より適確に保護することができる集積回路
保護装置、及び該装置を備えた集積回路装置を提供する
ことができる。[Effects of the Invention] As detailed above, according to the present invention, even when a synchronous surge component flows into the integrated circuit element through the signal line, the element can be bypassed by bypassing it to the ground line. It is possible to provide an integrated circuit protection device that can more accurately protect against surge voltage, and an integrated circuit device equipped with the device.
第1図は本発明の一実施例装置の平面図、第2図は第1
図における主要部の構成例を示す平面図、第3図は第2
図のA−A線断面図、第4図及び第5図は従来例の平面
図である。
11・・・素体実装基板、12・・・集積回路素体、1
3・・・等個室列回路、
13a、13b・・・バリスタ機能素子、15・・・バ
リスタ機能素子の直列接続箇所、第
第
図
図FIG. 1 is a plan view of an apparatus according to an embodiment of the present invention, and FIG.
A plan view showing an example of the configuration of the main parts in the figure.
The sectional view taken along the line A-A in the figure, and FIGS. 4 and 5 are plan views of the conventional example. 11... Element mounting board, 12... Integrated circuit element, 1
3... Equivalent private room row circuit, 13a, 13b... Varistor functional element, 15... Series connection point of varistor functional element, Fig.
Claims (2)
介して該素体側に流入するサージ成分をアースラインに
バイパスさせることで該素体をサージ電圧より保護する
集積回路保護装置において、前記集積回路素体に電気的
に接続された複数の信号ライン中互いに隣接する信号ラ
イン間のそれぞれに、複数のバリスタ機能素子の等価直
列回路を設け、且つ、該回路におけるバリスタ機能素子
の直列接続箇所を前記アースラインに電気的に接続して
成ることを特徴とする集積回路保護装置。(1) In an integrated circuit protection device that protects an integrated circuit element from surge voltage by bypassing surge components flowing into the element through a signal line electrically connected to the element to the earth line, An equivalent series circuit of a plurality of varistor functional elements is provided between adjacent signal lines among the plurality of signal lines electrically connected to the integrated circuit element, and the varistor functional elements are connected in series in the circuit. An integrated circuit protection device, characterized in that a portion thereof is electrically connected to the ground line.
路素体を実装して成る集積回路装置であって、前記集積
回路素体に電気的に接続された信号ラインを介して該素
体側に流入するサージ成分を前記アースラインにバイパ
スさせることで該素体をサージ電圧より保護する集積回
路保護装置を前記素体実装基板上に形成したものにおい
て、前記集積回路素体に電気的に接続された複数の信号
ライン中互いに隣接する信号ライン間のそれぞれに、複
数のバリスタ機能素子の等価直列回路を設け、且つ、該
回路におけるバリスタ機能素子の直列接続箇所を前記ア
ースラインに電気的に接続して前記集積回路保護装置を
構成したことを特徴とする集積回路装置。(2) An integrated circuit device comprising an integrated circuit element mounted on an element mounting board on which a ground line is formed, the element being connected to the element side via a signal line electrically connected to the integrated circuit element. An integrated circuit protection device is formed on the element mounting board to protect the element from surge voltage by bypassing surge components flowing into the earth line to the ground line, the integrated circuit protection device being electrically connected to the integrated circuit element. An equivalent series circuit of a plurality of varistor functional elements is provided between adjacent signal lines among the plurality of signal lines, and a series connection point of the varistor functional elements in the circuit is electrically connected to the ground line. An integrated circuit device characterized in that the integrated circuit protection device is configured by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1048798A JPH02228060A (en) | 1989-03-01 | 1989-03-01 | Integrated circuit protective device and integrated circuit device equipped with this device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1048798A JPH02228060A (en) | 1989-03-01 | 1989-03-01 | Integrated circuit protective device and integrated circuit device equipped with this device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02228060A true JPH02228060A (en) | 1990-09-11 |
Family
ID=12813245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1048798A Pending JPH02228060A (en) | 1989-03-01 | 1989-03-01 | Integrated circuit protective device and integrated circuit device equipped with this device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02228060A (en) |
-
1989
- 1989-03-01 JP JP1048798A patent/JPH02228060A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107394587B (en) | Esd protection device | |
| JPS6271275A (en) | Semiconductor integrated circuit | |
| US4021760A (en) | EMP circuit board filter using MOV devices | |
| JP3549916B2 (en) | Overvoltage protection circuit | |
| JPH02228060A (en) | Integrated circuit protective device and integrated circuit device equipped with this device | |
| TWI896863B (en) | semiconductor packaging | |
| US20050024800A1 (en) | Voltage protection device | |
| US7564101B2 (en) | Semiconductor device for protecting a circuit formed on a semiconductor chip from destruction caused by an electrostatic discharge | |
| JPS5852866A (en) | Integrated circuit | |
| JP2636214B2 (en) | Static electricity absorber | |
| JPH0513660A (en) | Hybrid integrated circuit device | |
| JP2636213B2 (en) | Static electricity absorber | |
| KR100246730B1 (en) | Chip barristor and its setting apparatus | |
| JPS61102006A (en) | surge absorber | |
| JPH0334887Y2 (en) | ||
| JP2509300B2 (en) | Input circuit of semiconductor device | |
| JP2001223061A (en) | Electronic components and electronic devices | |
| DE3729013C2 (en) | ||
| JPH0121527Y2 (en) | ||
| JPS61124104A (en) | Chip varistor | |
| JPH01171202A (en) | Varistor module | |
| JPS6224588A (en) | surge protector | |
| JPS62237737A (en) | Semiconductor integrated circuit device | |
| JPS61202401A (en) | Electrostatic absorber | |
| JPH025416A (en) | Semiconductor integrated circuit device |