JPH02228060A - 集積回路保護装置及び該装置を備えた集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、集積回路素体に電気的に接続された信号ライ
ンを介して該素体側に流入するサージ成分をアースライ
ンにバイパスさせることで該素体をサージ電圧より保護
する集積回路保護装置、及び該装置を備えた集積回路装
置に関する。

（従来の技術） 近年ＬＳＩ（大規模集積回路）の高集積化に伴ない電極
パターンが微細になり、これにつれてサージ電圧等に対
するＬＳＩの耐圧が低下する傾向にある。特にＭＯＳ−
ＬＳＩ等の高入力インピーダンス素子の場合、ゲート絶
縁膜が極めて薄く、これに静電気等のサージ電圧が加わ
ると容易に絶縁破壊される。

そこで従来は、バリスタ機能素子を用いて、集積回路素
体をサージ電圧より保護するようにしている。ここでバ
リスタ機能素子とは、印加電圧によって著しく抵抗値が
変わり、電圧−電流特性が非直線性を示す固体素子を意
味する。

このバリスタ機能素子を用いて集積回路素体のサージ対
策を行ったものとして、実開昭６３−７９６５４号公報
に記載されたものを挙げることができる。

これは、第４図に示すように、薄膜バリスタ付回路基板
１上に集積回路素体（ＬＳＩチップ）２を実装して成る
ものである。基板１の両縁部には複数の取出し電極３が
形成されており、素体２よりの引出し線（ボンティング
ワイヤ）４の端末がこの取出し電極３に電気的に接続さ
れている。また、この取出し電極３は、信号ライン６を
介して図示しない別回路に電気的に接続される。そして
、各取出し電極３間には薄膜バリスタ５が形成されてお
り、このバリスタ５により、信号ライン７を介して素体
２側に流入するサージ成分の吸収が行われるようになっ
ている。

（発明が解決しようとする課題） ところで、信号ライン６を介して素体２側に流入するサ
ージ成分には、第４図７で示すように各信号ライン６毎
に独立しているもの（非同期サージ）と、第５図８で示
すように同期のとれたもの（同期サージ）とがある。こ
こで、信号ライン６毎に独立流入する非同期サージ成分
は各バリスタ５により容易に吸収される。しかし、同期
がとれている同期サージの場合、各バリスタ５ではバリ
スタの両端が同電位になりこれを吸収することができな
いため、結局集積回路素体２へのサージ伝達を余儀なく
される。

そこで本発明は上記の欠点を除去するもので、その目的
とするところは、同期サージ成分が信号ラインを介して
集積回路素体側に流入されても、これをアースラインに
バイパスさせることで該素体をサージ電圧より適確に保
護することができる集積回路保護装置、及び該装置を備
えた集積回路装置を提供することにある。

［発明の構成］ （課題を解決するための手段） 第１の発明は、信号ラインを介して集積回路素体側に流
入するサージ成分をアースラインにバイパスさせること
で該素体をサージ電圧より保護する集積回路保護装置に
おいて、前記集積回路素体に電気的に接続された複数の
信号ライン生瓦いに隣接する信号ライン間のそれぞれに
、複数のバリスタ機能素子の等価直列回路を設け、且つ
、該回路におけるバリスタ機能素子の直列接続箇所を前
記アースラインに電気的に接続して成る。

第２の発明は、アースラインが形成された素体実装基板
に集積回路素体を実装して成る集積回路装置であって、
信号ラインに流入するサージ成分を前記アースラインに
バイパスさせることで該素体をサージ電圧より保護する
集積回路保護装置を前記素体実装基板上に形成したもの
において、前記集積回路素体に電気的に接続された複数
の信号ライン生瓦いに隣接する信号ライン間のそれぞれ
に、複数のバリスタ機能素子の等価直列回路を設け、且
つ、該回路におけるバリスタ機能素子の直列接続箇所を
前記アースラインに電気的に接続して前記集積回路保護
装置を構成したものである。

（作　用） 第１．第２の発明によれば、信号ラインを介して同期サ
ージ成分が集積回路素体側に流入した場合でも、このサ
ージ成分は、上記バリスタ機能素子及び該素子の直列接
続箇所を介してアースラインに流れる。従って、当該サ
ージ成分は各バリスタ機能素子によって吸収され、サー
ジ電圧によって集積回路素体が破壊されることはない。

（実施例） 以下、本発明を実施例により具体的に説明する。

第１図は本発明の一実施例たる集積回路装置を示してい
る。

同図１１は素子実装基板であり、この基板１１のほぼ中
央部に集積回路素体（チップ）１２が実装されている。

また、この基板１１の相対向する両縁辺部には、基板１
１の長手方向に沿うように複数のボンディング用端子１
０が等間隔で形成され、各ボンディング用端子１０と集
積回路素体１２の端子とがボンディングワイヤ１４によ
って電気的に接続されている。更に上記各ボンディング
用端子１０は、信号ライン１６により図示しない別口路
に電気的に接続されている。そして、複数の信号ライン
１６中互いに隣接する信号ライン間のそれぞれに、複数
のバリスタ機能素子の等個直列回路１３が形成されてい
る。本実施例においてこの等個直列回路１３は第１．第
２のバリスタ機能素子１３ａ、１３ｂより成る。更に、
各等価直列回路１３における第１．第２のバリスタ機能
素子１３ａ、１３ｂの直列接続箇所１５は、基板１１上
に形成されたアースライン１７に電気的に接続されてい
る。

尚、請求項１に対応する集積回路保護装置は、上記バリ
スタ機能素子１３ａ、１３ｂの等個直列回路１３を有し
て成る。

ここでバリスタ機能素子とは、印加電圧によって著しく
抵抗値が変わり、電圧−電流特性が非直線性を示す固体
素子を意味し、このバリスタ機能素子には、狭義のバリ
スタはもとより、シリコンツェナーダイオードに代表さ
れるダイオードバリスタや、酸化亜鉛若しくはチタン酸
ストロンチウムバリスタに代表されるセラミックバリス
タ、更には応用製品たるサージアブソーバやアレスタが
含まれる。

そして、第１．第２のバリスタ機能素子１３ａ。

１３ｂとしてそれぞれ個別部品を適用することもできる
が、本実施例では、以下に詳述するように薄膜技術によ
り基板１１上に形成された素子を用いるようにしている
。

第２図は第１図におけるバリスタ機能素子１３ａ、１３
ｂの等個直列回路１３の構成例を示しており、また第３
図は第２図のＡ−Ａ線断面を示している。

電気的絶縁部材より成る素体実装基板１１上に矩形状に
ボンディング用端子１０が形成され、このボンディング
用端子１２より基板長手方向に下部電極２０．２１が延
在形成されている。そして互いに隣接する下部電極２０
．２１を覆うようにバリスタ形成素体層２２が矩形状に
形成され、更にこのバリスタ形成素体層２２の上面には
、前記下部電極２０．２１に対向するように上部電極１
９が形成されている。この上部電極１９は、導電パター
ンによりアースライン１７に電気的に接続されている。

ここで、下部電極２０と上部電極１９との対向部分（こ
れを２３で示す）により上記第１のバリスタ機能素子１
３ａが形成され、また同様に下部電極２１と上部電極１
９との対向部分（これを２４で示す）により上記第２の
バリスタ機能素子１３ｂが形成されている。

上記の構成において、第１．第２のバリスタ機能素子１
３ａ、１３ｂの直列接続箇所１５がアースライン１７に
電気的に接続されているためこの直列接続箇所１５は、
信号ライン１６を介して集積回路素子１２側に流入する
サージ成分の基準電位（例えばグランド（ＧＮＤ）端子
の電位）に常に等しくなっている。このことは、サージ
成分が各信号ライン毎に独立しているか（第４図７参照
）。

あるいは同期がとれているか（第５図８参照）に無関係
である。故に、信号ラインを介して集積回路素体１２側
に流入するサージ成分は、同期、非同期にかかわらず第
１のバリスタ機能素子１３ａ又は第２のバリスタ機能素
子１３ｂ及び該素子の直列接続箇所１５を介してアース
ライン１７にバイパスされ、これにより吸収される。こ
のため、サージ電圧によって集積回路素体１２が破壊さ
れることはない。

以上本発明の一実施例について説明したが、本発明は上
記実施例に限定されるものではなく、種々の変形実施が
可能であるのはいうまでもない。

例えば上記実施例では集積回路保護装置を素体実装基板
１１上に形成したものについて説明したが、該装置を集
積回路素体１２内に形成するようにしてもよい。

〔発明の効果］ 以上詳述したように本発明によれば、同期サージ成分が
信号ラインを介して集積回路素体側に流入された場合で
も、これをアースラインにバイパスさせることで該素体
をサージ電圧より適確に保護することができる集積回路
保護装置、及び該装置を備えた集積回路装置を提供する
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例装置の平面図、第２図は第１
図における主要部の構成例を示す平面図、第３図は第２
図のＡ−Ａ線断面図、第４図及び第５図は従来例の平面
図である。 １１・・・素体実装基板、１２・・・集積回路素体、１
３・・・等個室列回路、 １３ａ、１３ｂ・・・バリスタ機能素子、１５・・・バ
リスタ機能素子の直列接続箇所、第 第 図 図

Claims (2)

【特許請求の範囲】
1. （１）集積回路素体に電気的に接続された信号ラインを
   介して該素体側に流入するサージ成分をアースラインに
   バイパスさせることで該素体をサージ電圧より保護する
   集積回路保護装置において、前記集積回路素体に電気的
   に接続された複数の信号ライン中互いに隣接する信号ラ
   イン間のそれぞれに、複数のバリスタ機能素子の等価直
   列回路を設け、且つ、該回路におけるバリスタ機能素子
   の直列接続箇所を前記アースラインに電気的に接続して
   成ることを特徴とする集積回路保護装置。
2. （２）アースラインが形成された素体実装基板に集積回
   路素体を実装して成る集積回路装置であって、前記集積
   回路素体に電気的に接続された信号ラインを介して該素
   体側に流入するサージ成分を前記アースラインにバイパ
   スさせることで該素体をサージ電圧より保護する集積回
   路保護装置を前記素体実装基板上に形成したものにおい
   て、前記集積回路素体に電気的に接続された複数の信号
   ライン中互いに隣接する信号ライン間のそれぞれに、複
   数のバリスタ機能素子の等価直列回路を設け、且つ、該
   回路におけるバリスタ機能素子の直列接続箇所を前記ア
   ースラインに電気的に接続して前記集積回路保護装置を
   構成したことを特徴とする集積回路装置。