JPH02228123A - 半導体スイッチ装置 - Google Patents
半導体スイッチ装置Info
- Publication number
- JPH02228123A JPH02228123A JP1049309A JP4930989A JPH02228123A JP H02228123 A JPH02228123 A JP H02228123A JP 1049309 A JP1049309 A JP 1049309A JP 4930989 A JP4930989 A JP 4930989A JP H02228123 A JPH02228123 A JP H02228123A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mosfet
- collector
- current
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、バイポーラトランジスタとＭＯＳＦＥＴと
を直列に接続し、高速度でスイッチング動作を行う半導
体スイッチ装置に関するものである。
を直列に接続し、高速度でスイッチング動作を行う半導
体スイッチ装置に関するものである。
第５図は例えばＩＮＴＥＲＮＡＴＩＯＮＡＬ ＲＥＣＴ
ＩＦＴＥＲ社のＨＥＸＦＥＴ ＤＡＴＡＢＯＯＫ″Ａ−
１１３ヘージ（１９８２年発行）に示されたこの種半導
体スイッチ装置を示す回路図である。
ＩＦＴＥＲ社のＨＥＸＦＥＴ ＤＡＴＡＢＯＯＫ″Ａ−
１１３ヘージ（１９８２年発行）に示されたこの種半導
体スイッチ装置を示す回路図である。
同図において、バイポーラトランジスタ（以下単にトラ
ンジスタと称す）（１）とＭＯＳＦＥＴ（２）とは、ト
ランジスタ（１）のエミッタＥとＭＯＳＦＥＴ（２＋の
ドレインＤとが接続されて半導体スイッチ装置を構成す
る。
ンジスタと称す）（１）とＭＯＳＦＥＴ（２）とは、ト
ランジスタ（１）のエミッタＥとＭＯＳＦＥＴ（２＋の
ドレインＤとが接続されて半導体スイッチ装置を構成す
る。
Ｂ）はその１次巻線（３ａ）がトランジスタ（１）のコ
レクタＣと主回路端子Ｐとの間に接続された変流器で、
その２次巻１１ （３ｂ）の一端はＭＯＳＦＥＴ（２）
のソースＳに、他端はダイオード（６）を介してトラン
ジスタ（１）のベースＢにそれぞれ接続されている。そ
してＭＯＳＦＥＴ（２）のソースＳは主回路端子Ｑに接
続されている。
レクタＣと主回路端子Ｐとの間に接続された変流器で、
その２次巻１１ （３ｂ）の一端はＭＯＳＦＥＴ（２）
のソースＳに、他端はダイオード（６）を介してトラン
ジスタ（１）のベースＢにそれぞれ接続されている。そ
してＭＯＳＦＥＴ（２）のソースＳは主回路端子Ｑに接
続されている。
（４）および（（５）はトランジスタ（１）のベースＢ
と主回路端子Ｑとの間に接続されたそれぞれコンデンサ
およびツェナーダイオード、（７）（８１はトランジス
タ（１）のコレクタＣとベースＢとの間に接続されたそ
れぞれダイオードおよび抵抗、（９）叫は主回路端子Ｐ
Ｑ間に接続されたそれぞれ直流電源および負荷、（１１
）はトランジスタ（１）のコレクタＣとＭＯＳＦＥＴ（
２１のソースＳとの間に接続されたサージ電圧吸収用の
スナバコンデンサである。
と主回路端子Ｑとの間に接続されたそれぞれコンデンサ
およびツェナーダイオード、（７）（８１はトランジス
タ（１）のコレクタＣとベースＢとの間に接続されたそ
れぞれダイオードおよび抵抗、（９）叫は主回路端子Ｐ
Ｑ間に接続されたそれぞれ直流電源および負荷、（１１
）はトランジスタ（１）のコレクタＣとＭＯＳＦＥＴ（
２１のソースＳとの間に接続されたサージ電圧吸収用の
スナバコンデンサである。
次に動作について、第６図をも参照にして説明する。先
ず時刻ｔ、以前では、ＭＯＳＦＥＴ（２１のゲート電圧
ＶＧＳは負であり、トランジスタ（１）およびＭＯＳＦ
ＥＴ（２１はオフ状態にあり、変流器Ｏ）の１次巻線（
３ａ）、ダイオード（７）および抵抗（５）を介してコ
ンデンサ（イ）が充電され、その両端電圧ＶＣはツェナ
ーダイオード（５１によって約１０Ｖ程度にクランプさ
れている０次に、時刻ｔユにてＭＯＳＦＥＴ（２１のゲ
ート電圧ＶＧＳを負から正のある値に立ち上げＭＯＳＦ
ＥＴ（２１をターンオンさせると、コンデンサ（２）か
らトランジスタ（１）およびＭＯＳＦＥＴ（２１に放電
々流、即ち、ベース電流ＩＢが流れるため、トランジス
タ（１）も直ぐにターンオンする。この結果、直流電源
（９）から負荷−を介してトランジスタ（１１のコレク
タ電流ＩＣが流れ始める。このとき、変流器Ｂ）の巻数
比がｎであるとその２次巻線（３ｂ）にはＩ ＣＴ２＝
Ｉ Ｃ／ ｎの電流が流れ、この電流がダイオード（
６）、トランジスタ（１）およびＭＯＳＦＥＴ（２）を
通って流れる。しかして、変流器Ｂ）による正帰環作用
によりトランジスタ（１）にベース電流ＩＢを供給して
トランジスタ（１）のオン状態を維持する。
ず時刻ｔ、以前では、ＭＯＳＦＥＴ（２１のゲート電圧
ＶＧＳは負であり、トランジスタ（１）およびＭＯＳＦ
ＥＴ（２１はオフ状態にあり、変流器Ｏ）の１次巻線（
３ａ）、ダイオード（７）および抵抗（５）を介してコ
ンデンサ（イ）が充電され、その両端電圧ＶＣはツェナ
ーダイオード（５１によって約１０Ｖ程度にクランプさ
れている０次に、時刻ｔユにてＭＯＳＦＥＴ（２１のゲ
ート電圧ＶＧＳを負から正のある値に立ち上げＭＯＳＦ
ＥＴ（２１をターンオンさせると、コンデンサ（２）か
らトランジスタ（１）およびＭＯＳＦＥＴ（２１に放電
々流、即ち、ベース電流ＩＢが流れるため、トランジス
タ（１）も直ぐにターンオンする。この結果、直流電源
（９）から負荷−を介してトランジスタ（１１のコレク
タ電流ＩＣが流れ始める。このとき、変流器Ｂ）の巻数
比がｎであるとその２次巻線（３ｂ）にはＩ ＣＴ２＝
Ｉ Ｃ／ ｎの電流が流れ、この電流がダイオード（
６）、トランジスタ（１）およびＭＯＳＦＥＴ（２）を
通って流れる。しかして、変流器Ｂ）による正帰環作用
によりトランジスタ（１）にベース電流ＩＢを供給して
トランジスタ（１）のオン状態を維持する。
次に、時刻ｔ２にてＭＯＳＦＥＴ（２） ノゲート電圧
ＶＧＳを正から負に戻すとＭＯＳＦＥＴ（２）は直ちに
ターンオフする。その結果、トランジスタ（１）のエミ
ッタ回路がオープンになるため、コレクタ電流ＩＣはコ
レクタＣからベースＢに抜けてコンデンサ（２）および
ツェナーダイオード（５１に流れる。このとき、コンデ
ンサ（４）はＭＯＳＦＥＴ（２）のドレインＤ、ソース
Ｓ間のスイッチングサージ電圧の抑制手段として作用す
る。その後、トランジスタ（１）のコレクタＣとベース
Ｂとの間の電流阻止能力が急速に回復し、時刻ｔ３にて
コレクタ電流ＩＣは遮断され、トランジスタ（１）とＭ
ＯＳＦＥＴ（２）との直列体の両端電圧ＶＣ８は直流電
源（９）の電圧ＶＥのレベルまで立ち上がる。このとき
、スナバコンデンサ（１１）は、トランジスタ（１）と
ＭＯＳＦＥＴ（２）との回路に存在するインダクタンス
成分により直流電源（９）の電圧ＶＥ以上に過充電され
る。
ＶＧＳを正から負に戻すとＭＯＳＦＥＴ（２）は直ちに
ターンオフする。その結果、トランジスタ（１）のエミ
ッタ回路がオープンになるため、コレクタ電流ＩＣはコ
レクタＣからベースＢに抜けてコンデンサ（２）および
ツェナーダイオード（５１に流れる。このとき、コンデ
ンサ（４）はＭＯＳＦＥＴ（２）のドレインＤ、ソース
Ｓ間のスイッチングサージ電圧の抑制手段として作用す
る。その後、トランジスタ（１）のコレクタＣとベース
Ｂとの間の電流阻止能力が急速に回復し、時刻ｔ３にて
コレクタ電流ＩＣは遮断され、トランジスタ（１）とＭ
ＯＳＦＥＴ（２）との直列体の両端電圧ＶＣ８は直流電
源（９）の電圧ＶＥのレベルまで立ち上がる。このとき
、スナバコンデンサ（１１）は、トランジスタ（１）と
ＭＯＳＦＥＴ（２）との回路に存在するインダクタンス
成分により直流電源（９）の電圧ＶＥ以上に過充電され
る。
従来の半導体スイッチ装置は以上のように構成されてい
るので、トランジスタ（１）のコレクタ電流ＩＣを遮断
する過程で、そのコレクタＣとベースＢとの間が急速に
逆回復し、両端子間に発生するいわゆるスイッチングサ
ージ電圧が極めて高くなる。この場合、スナバコンデン
サ（１１）が上記サージ電圧をある程度抑制するが、コ
レクタＣ−ベースＢ−コンデンサ（イ）−ソースＳ−ス
ナバコンデンサ（ＩＩ）のループ回路に存在するインダ
クタンス成分により、その効果は必ずしも十分ではない
、従って、この高いサージ電圧が、トランジスタ（１）
を破壊したりＭＯＳＦＥＴ（２）を誤動作させて破壊し
たりするなど、装置の信頼性を低下させるという問題点
があった。
るので、トランジスタ（１）のコレクタ電流ＩＣを遮断
する過程で、そのコレクタＣとベースＢとの間が急速に
逆回復し、両端子間に発生するいわゆるスイッチングサ
ージ電圧が極めて高くなる。この場合、スナバコンデン
サ（１１）が上記サージ電圧をある程度抑制するが、コ
レクタＣ−ベースＢ−コンデンサ（イ）−ソースＳ−ス
ナバコンデンサ（ＩＩ）のループ回路に存在するインダ
クタンス成分により、その効果は必ずしも十分ではない
、従って、この高いサージ電圧が、トランジスタ（１）
を破壊したりＭＯＳＦＥＴ（２）を誤動作させて破壊し
たりするなど、装置の信頼性を低下させるという問題点
があった。
この発明は以上のような問題点を解消するためになされ
たもので、トランジスタ（１）のコレクタＣとベースＢ
との間のサージ電圧を確実に抑制し、高い信頼性と高速
遮断性能とを併せもつ半導体スイッチ装置を得ることを
目的とする。
たもので、トランジスタ（１）のコレクタＣとベースＢ
との間のサージ電圧を確実に抑制し、高い信頼性と高速
遮断性能とを併せもつ半導体スイッチ装置を得ることを
目的とする。
〔課題を解決するための手段および作用〕この発明に係
る半導体スイッチ装置は、バイポーラトランジスタのコ
レクタとベースとの間にサージ吸収器を接続挿入し、コ
レクタ電流の遮断時に発生するサージ電圧を直接抑制す
る。
る半導体スイッチ装置は、バイポーラトランジスタのコ
レクタとベースとの間にサージ吸収器を接続挿入し、コ
レクタ電流の遮断時に発生するサージ電圧を直接抑制す
る。
第１図はこの発明の一実施例における半導体スイッチ装
置を示す回路図である０図において、従来の第５図と異
なるのは、トランジスタ（１）のコレクタＣとベースＢ
との間にサージ吸収器としてのスナバコンデンサ（１２
）を接続した点のみである。
置を示す回路図である０図において、従来の第５図と異
なるのは、トランジスタ（１）のコレクタＣとベースＢ
との間にサージ吸収器としてのスナバコンデンサ（１２
）を接続した点のみである。
以下、遮断時の動作の詳細について説明する。
先ず、ＭＯＳＦＥＴ（２１をターンオフさせるとトラン
ジスタ（１）のエミッタ回路がオープンになるためトラ
ンジスタ（１）のコレクタ電流ＩＣはコレクタＣからベ
ースＢに抜けてコンデンサ（イ）およびツェナーダイオ
ード（５）に流れる。
ジスタ（１）のエミッタ回路がオープンになるためトラ
ンジスタ（１）のコレクタ電流ＩＣはコレクタＣからベ
ースＢに抜けてコンデンサ（イ）およびツェナーダイオ
ード（５）に流れる。
このとき、トランジスタ（１）のコレクタＣとベースＢ
との間は等価的にコレクタＣ側をカソード、ベースＢ側
をアノードとするダイオードに相当し、スナバコンデン
サ（１２）がないとすると、コレクタ電流ＩＣはすべて
この等価ダイオードに逆方向に流れることになる。そし
て、この等価ダイオードが逆回復すると、コレクタ電流
ＩＣは急速に遮断されるため、−ｄＩＣ／ｄｔが極めて
大きくなり、回路のインダクタンス成分ｔにより高いサ
ージ電圧（−ｊ−ｄＩＣ／ｄｔ）が発生する訳である。
との間は等価的にコレクタＣ側をカソード、ベースＢ側
をアノードとするダイオードに相当し、スナバコンデン
サ（１２）がないとすると、コレクタ電流ＩＣはすべて
この等価ダイオードに逆方向に流れることになる。そし
て、この等価ダイオードが逆回復すると、コレクタ電流
ＩＣは急速に遮断されるため、−ｄＩＣ／ｄｔが極めて
大きくなり、回路のインダクタンス成分ｔにより高いサ
ージ電圧（−ｊ−ｄＩＣ／ｄｔ）が発生する訳である。
スナバコンデンサ（１２）を接続すると、上記等価ダイ
オードの逆回復時、コレクタ電流ＩＣがこのスナバコン
デンサ（１２）にバイパスし、−ｄＩｃ／ｄｔを低減し
てサージ電圧を抑制する。この場合、スナバコンデンサ
（１２）の接続点は、できるだけトランジスタ（１）の
各端子Ｃ，Ｈに近接させ、上記バイパス回路のインダク
タンス成分を小さくすることが好ましい、スナバコンデ
ンサ（１２）を挿入することで、従来のスナバコンデン
サ（１１）を省略できる場合もある。
オードの逆回復時、コレクタ電流ＩＣがこのスナバコン
デンサ（１２）にバイパスし、−ｄＩｃ／ｄｔを低減し
てサージ電圧を抑制する。この場合、スナバコンデンサ
（１２）の接続点は、できるだけトランジスタ（１）の
各端子Ｃ，Ｈに近接させ、上記バイパス回路のインダク
タンス成分を小さくすることが好ましい、スナバコンデ
ンサ（１２）を挿入することで、従来のスナバコンデン
サ（１１）を省略できる場合もある。
なお、上記実施例では、サージ吸収器をスナバコンデン
サ（１２）のみで構成した場合を説明したが、第２図（
ａ）に示すように、スナバコンデンサ（１２）とこれに
直列接続された抵抗（１３）とで構成してもよく、また
、第２図（ｂ）に示すように、更に、この抵抗（１３）
にダイオード（１４）を並列接続で挿入したものとして
もよい、第２図の場合、この抵抗（１３）が上述したイ
ンダクタンス成分！とスナバコンデンサ（１２）とで生
じる振動成分を抑制する。
サ（１２）のみで構成した場合を説明したが、第２図（
ａ）に示すように、スナバコンデンサ（１２）とこれに
直列接続された抵抗（１３）とで構成してもよく、また
、第２図（ｂ）に示すように、更に、この抵抗（１３）
にダイオード（１４）を並列接続で挿入したものとして
もよい、第２図の場合、この抵抗（１３）が上述したイ
ンダクタンス成分！とスナバコンデンサ（１２）とで生
じる振動成分を抑制する。
第３図は、この発明に係る半導体スイッチ装置（１５Ａ
） （ＩｓＢ）を直流電源（９）に対して直列接続し、
再装置＜１５Ａ） （１５Ｂ）の中間点Ｑから負荷Ｏ＠
へ接続することによりインバータ装置として実用化した
ものを示す回路図である。 （１６Ａ） （１６Ｂ）は
各装置（１５Ａ）（１５Ｂ）にそれぞれ逆並列に接続さ
れた帰還ダイオード、（１７Ａ） （１７Ｂ）は帰還ダ
イオード（１６Ａ） （１６Ｂ）の逆回復時のサージ電
圧を抑制するスナバコンデンサである。
） （ＩｓＢ）を直流電源（９）に対して直列接続し、
再装置＜１５Ａ） （１５Ｂ）の中間点Ｑから負荷Ｏ＠
へ接続することによりインバータ装置として実用化した
ものを示す回路図である。 （１６Ａ） （１６Ｂ）は
各装置（１５Ａ）（１５Ｂ）にそれぞれ逆並列に接続さ
れた帰還ダイオード、（１７Ａ） （１７Ｂ）は帰還ダ
イオード（１６Ａ） （１６Ｂ）の逆回復時のサージ電
圧を抑制するスナバコンデンサである。
これにより、半導体スイッチ装置ｆ、（１５Ａ） （１
５Ｂ）の高速度スイッチング性能を最大に活用して信頼
性の高いインバータ装置を実現することができる。
５Ｂ）の高速度スイッチング性能を最大に活用して信頼
性の高いインバータ装置を実現することができる。
第４図はこの発明の更に他の実施例を示す回路図で、コ
ンデンサ（４）およびツェナーダイオード（へ）に替わ
り、新たなＭＯＳＦＥＴ（１８）およびパルス発生回路
（１９）を備えている。そして、ダイオード（７）およ
び抵抗（５）を省略している。
ンデンサ（４）およびツェナーダイオード（へ）に替わ
り、新たなＭＯＳＦＥＴ（１８）およびパルス発生回路
（１９）を備えている。そして、ダイオード（７）およ
び抵抗（５）を省略している。
この実施例では、先ずＭＯＳＦＥＴ（２１のターンオン
に連動してパルス発生回路（１９）が例えば数μｓｅｃ
幅のパルス電流を発生し、これをベース電流ＴＯとして
トランジスタ（１）をターンオンさせ、コレクタ電流Ｉ
Ｃが立上がった後は先の実施例と同様、変Ｍ 器（３１
カラヘース電ａ Ｉ Ｂ 全供給すル、 ＭＯＳＦＥＴ
（２）のターンオフ時は、同時にＭＯＳＦＥＴ（１８）
をオンしてトランジＸり（１１ノヘ−スＢトＭＯＳＦＥ
Ｔ（２Ｎ７）’／−スＳとの間を短絡し、ターンオフ時
、この間に発生するサージ電圧を抑制する。
に連動してパルス発生回路（１９）が例えば数μｓｅｃ
幅のパルス電流を発生し、これをベース電流ＴＯとして
トランジスタ（１）をターンオンさせ、コレクタ電流Ｉ
Ｃが立上がった後は先の実施例と同様、変Ｍ 器（３１
カラヘース電ａ Ｉ Ｂ 全供給すル、 ＭＯＳＦＥＴ
（２）のターンオフ時は、同時にＭＯＳＦＥＴ（１８）
をオンしてトランジＸり（１１ノヘ−スＢトＭＯＳＦＥ
Ｔ（２Ｎ７）’／−スＳとの間を短絡し、ターンオフ時
、この間に発生するサージ電圧を抑制する。
比較的容量の大きいコンデンサ（イ）を使用しないので
、この点から装置としての信頼性が向上する。
、この点から装置としての信頼性が向上する。
なお、上記各実施例では、変流器（３）の２°次電流を
帰還して駆動する方式の場合について説明したが、この
発明はこれに限らず、トランジスタとＭＯＳＦＥＴとを
直列接続して高速度でスイッチング動作を行う種々の半
導体スイッチ装置に適用することができる。
帰還して駆動する方式の場合について説明したが、この
発明はこれに限らず、トランジスタとＭＯＳＦＥＴとを
直列接続して高速度でスイッチング動作を行う種々の半
導体スイッチ装置に適用することができる。
以上のように、この発明では、トランジスタのコレクタ
とベースとの間にサージ吸収器を接続したので、高速度
のスイッチング動作を高い信頼度のもとに実現すること
ができる。
とベースとの間にサージ吸収器を接続したので、高速度
のスイッチング動作を高い信頼度のもとに実現すること
ができる。
第１図はこの発明の一実施例における半導体スイッチ装
置を示す回路図、第２図は第１図のサージ吸収器の他の
構成例を示す部分回路図、第３図は他の実施例としてイ
ンバータ装置に適用したものを示す回路図、第４図はこ
の発明の更に他の実施例のものを示す回路図、第５図は
従来の半導体スイッチ装置を示す回路図、第６図は第５
図のものの動作を説明するタイムチャートである。 図において、（１）はバイポーラトランジスタ、（２）
はＭＯＳＦＥＴ、（１２）はサージ吸収器としてのスナ
バコンデンサ、Ｅはエミッタ端子、Ｄはドレイン端子、
ＩＣはコレクタ電流である。 なお、各図中同一符号は同一または相当部分を示す。
置を示す回路図、第２図は第１図のサージ吸収器の他の
構成例を示す部分回路図、第３図は他の実施例としてイ
ンバータ装置に適用したものを示す回路図、第４図はこ
の発明の更に他の実施例のものを示す回路図、第５図は
従来の半導体スイッチ装置を示す回路図、第６図は第５
図のものの動作を説明するタイムチャートである。 図において、（１）はバイポーラトランジスタ、（２）
はＭＯＳＦＥＴ、（１２）はサージ吸収器としてのスナ
バコンデンサ、Ｅはエミッタ端子、Ｄはドレイン端子、
ＩＣはコレクタ電流である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 バイポーラトランジスタとＭＯＳＦＥＴとをそれぞれの
エミッタとドレインとを接続することにより直列に構成
し、上記ＭＯＳＦＥＴのターンオフに連動して上記バイ
ポーラトランジスタのコレクタ電流を高速度に遮断する
ものにおいて、 上記バイポーラトランジスタのコレクタとベースとの間
に、上記コレクタ電流の遮断時に発生するサージ電圧を
抑制するサージ吸収器を接続したことを特徴とする半導
体スイッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1049309A JPH02228123A (ja) | 1989-03-01 | 1989-03-01 | 半導体スイッチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1049309A JPH02228123A (ja) | 1989-03-01 | 1989-03-01 | 半導体スイッチ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02228123A true JPH02228123A (ja) | 1990-09-11 |
Family
ID=12827350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1049309A Pending JPH02228123A (ja) | 1989-03-01 | 1989-03-01 | 半導体スイッチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02228123A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274495A (ja) * | 1998-02-10 | 1999-10-08 | St Microelectronics Srl | Ｖｄｍｏｓトランジスタ |
| JP2007288774A (ja) * | 2006-03-22 | 2007-11-01 | Toyota Central Res & Dev Lab Inc | 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路 |
| KR101154894B1 (ko) * | 2007-08-21 | 2012-06-18 | 삼성전자주식회사 | 스위칭 전원장치 및 그 제어방법 |
-
1989
- 1989-03-01 JP JP1049309A patent/JPH02228123A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274495A (ja) * | 1998-02-10 | 1999-10-08 | St Microelectronics Srl | Ｖｄｍｏｓトランジスタ |
| JP2007288774A (ja) * | 2006-03-22 | 2007-11-01 | Toyota Central Res & Dev Lab Inc | 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路 |
| KR101154894B1 (ko) * | 2007-08-21 | 2012-06-18 | 삼성전자주식회사 | 스위칭 전원장치 및 그 제어방법 |
| US20120235660A1 (en) * | 2007-08-21 | 2012-09-20 | Samsung Electronics Co., Ltd. | Switching power source apparatus and control method thereof |
| US8278885B2 (en) | 2007-08-21 | 2012-10-02 | Samsung Electronics Co., Ltd. | Switching power source apparatus and control method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635867A (en) | High performance drive structure for MOSFET power switches | |
| US4016482A (en) | Pulse energy suppression network | |
| US4695770A (en) | Circuit for switching current in an inductive load | |
| JPS62159515A (ja) | 複合半導体装置 | |
| JPS5895979A (ja) | 誘導性負荷クランプ・ダイオ−ド用リアクテイブ・スナツバ回路 | |
| JPH0267818A (ja) | 選択可能な速いモード及び遅いモードを有する誘導負荷放電電流再循環回路 | |
| US4902921A (en) | Drive circuit for driving cascode bipolar-MOS circuit | |
| US6683777B2 (en) | Semiconductor protective control unit for controlling output transistors connected to inductive load | |
| JPH02228123A (ja) | 半導体スイッチ装置 | |
| JPH0411127B2 (ja) | ||
| GB2053606A (en) | Improvements in and relating to semiconductor switching circuits | |
| JPS61261920A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| JPS61230519A (ja) | ゲ−トタ−ンオフサイリスタの駆動回路 | |
| SU1525836A1 (ru) | Однотактный преобразователь посто нного напр жени в посто нное | |
| JP2528422B2 (ja) | スイッチング半導体素子の駆動回路 | |
| US4603307A (en) | Inverter using current steering saturable inductors or diodes | |
| JPH01286779A (ja) | 半導体スイッチ装置 | |
| JPH04296116A (ja) | 双方向半導体スイッチ回路 | |
| US5155381A (en) | Capacitive load driver with binary output | |
| JPS5933910A (ja) | トランジスタのベ−ス回路 | |
| JP2624076B2 (ja) | 放電加工電源 | |
| JPH01218124A (ja) | 半導体スイッチの駆動回路 | |
| JPS5943850B2 (ja) | 半導体素子の駆動回路 | |
| SU951266A1 (ru) | Двухступенчатый стабилизатор напр жени посто нного тока | |
| JPS6348155A (ja) | ゲ−トタ−ンオフサイリスタのオフゲ−ト回路 |