JPH02228124A - 負荷駆動回路 - Google Patents
負荷駆動回路Info
- Publication number
- JPH02228124A JPH02228124A JP1046506A JP4650689A JPH02228124A JP H02228124 A JPH02228124 A JP H02228124A JP 1046506 A JP1046506 A JP 1046506A JP 4650689 A JP4650689 A JP 4650689A JP H02228124 A JPH02228124 A JP H02228124A
- Authority
- JP
- Japan
- Prior art keywords
- load
- power
- gate
- driven
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Direct Current Motors (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、負荷駆動回路、さらにはパワーＭＯＳＦＥＴ
（電界効果トランジスタ）を用いたパワー駆動回路に
適用して有効な技術に関するもので、例えばモータのオ
ン・オフおよび速度制御に利用して有効な技術に関する
ものである。
（電界効果トランジスタ）を用いたパワー駆動回路に
適用して有効な技術に関するもので、例えばモータのオ
ン・オフおよび速度制御に利用して有効な技術に関する
ものである。
［従来の技術］
第２図は従来の負荷駆動回路の構成例を示す。
同図に示す負荷駆動回路は、０Ｎ１０ＦＦドライブ回路
１１．１２によって直流的にオン・オフ駆動されるｐチ
ャンネルパワーＭ ＯＳ Ｆ Ｅ Ｔ Ｍ ｐ１、Ｍｐ
２と、ＰＷＭドライブ回路２１．２２によって交流的に
オン・オフ能動されるｎチャンネルパワーＭＯ３ＦＥＴ
Ｍｎ １．Ｍｎ２とを用いてブリッジ回路を組み、この
ブリッジ回路の給電側端子に電源Ｖｄｄを接続するとと
もに、その平衡倒端子に例えばモータなどの負荷３を接
続し、電源ＶｄｄからＭｐｌ、Ｍｎｌを通る電流工１ま
たはＭｐ２．Ｍｎ２を通る電流■２によって、モータな
どの負荷３を正逆いずれの方向からも駆動できるように
したものである。
１１．１２によって直流的にオン・オフ駆動されるｐチ
ャンネルパワーＭ ＯＳ Ｆ Ｅ Ｔ Ｍ ｐ１、Ｍｐ
２と、ＰＷＭドライブ回路２１．２２によって交流的に
オン・オフ能動されるｎチャンネルパワーＭＯ３ＦＥＴ
Ｍｎ １．Ｍｎ２とを用いてブリッジ回路を組み、この
ブリッジ回路の給電側端子に電源Ｖｄｄを接続するとと
もに、その平衡倒端子に例えばモータなどの負荷３を接
続し、電源ＶｄｄからＭｐｌ、Ｍｎｌを通る電流工１ま
たはＭｐ２．Ｍｎ２を通る電流■２によって、モータな
どの負荷３を正逆いずれの方向からも駆動できるように
したものである。
ここで、ｐチャンネルパワーＭＯＳＦＥＴＭｐ１、Ｍｐ
２は、０Ｎ１０ＦＦドライブ回路１１゜１２からトラン
ジスタＱ１．Ｑ２を介して与えられる直流的なゲート制
御電圧によって、負荷３に対する給電のオン・オフ駆動
だけを行なう。一方、ｎチャンネルパワーＭＯＳＦＥＴ
Ｍｎｌ、Ｍｎ２は、ＰＷＭドライブ回路２１．２２から
出力されるパルス幅変調された交流的なゲート制御電圧
によって、負荷３に給電される電力の大きさを連続的に
スイッチング制御する。
２は、０Ｎ１０ＦＦドライブ回路１１゜１２からトラン
ジスタＱ１．Ｑ２を介して与えられる直流的なゲート制
御電圧によって、負荷３に対する給電のオン・オフ駆動
だけを行なう。一方、ｎチャンネルパワーＭＯＳＦＥＴ
Ｍｎｌ、Ｍｎ２は、ＰＷＭドライブ回路２１．２２から
出力されるパルス幅変調された交流的なゲート制御電圧
によって、負荷３に給電される電力の大きさを連続的に
スイッチング制御する。
この種の負荷駆動回路は、電圧で駆動することができる
ＭＯＳＦＥＴを用いたことにより、その駆動を高インピ
ーダンスによって小電力で行なうことができるという利
点がある。例えば、第２図に示した回路では、０Ｎ１０
ＦＦドライブ回路１１．１２の出力を小電力トランジス
タＱｌ、Ｑ２で伝達するとともに、抵抗Ｒ１１，Ｒ２１
，Ｒ１２、Ｒ２２で適当にレベルシフトすることにより
、パワーＭＯ３ＦＥＴＭｐ １．Ｍｐ ２を駆動するこ
とができるようになっている（例えば、株式会社コロナ
社発行「集積回路工学（２）」柳井 久義、永１）穣
共著、ｐ１３９．昭和５４年６月２０日発行参照）。
ＭＯＳＦＥＴを用いたことにより、その駆動を高インピ
ーダンスによって小電力で行なうことができるという利
点がある。例えば、第２図に示した回路では、０Ｎ１０
ＦＦドライブ回路１１．１２の出力を小電力トランジス
タＱｌ、Ｑ２で伝達するとともに、抵抗Ｒ１１，Ｒ２１
，Ｒ１２、Ｒ２２で適当にレベルシフトすることにより
、パワーＭＯ３ＦＥＴＭｐ １．Ｍｐ ２を駆動するこ
とができるようになっている（例えば、株式会社コロナ
社発行「集積回路工学（２）」柳井 久義、永１）穣
共著、ｐ１３９．昭和５４年６月２０日発行参照）。
［発明が解決しようとする課題］
しかしながら、上述した技術には、次のような問題のあ
ることが本発明者らによって明らかとされた。
ることが本発明者らによって明らかとされた。
すなわち、ＭＯＳＦＥＴには、そのゲート・ドレイン間
およびゲート・ソース間に何らかの電極間容量Ｃｇｄお
よびＣｇｓが寄生している。このため、例えば第２図に
示した負荷駆動回路では、ＭｐｌとＭｎｌを共に定常的
にオフにし、Ｍｐ２を定常的にオンにし、かつＭｎ２を
パルス幅変調されたパルス電圧で交流的にスイッチング
駆動しているときに１図中に点線矢印で示すようにｌＭ
ｎ２のドレイン側すなわち負荷３側に生じるパルス電圧
がＭｐｌのゲート・ドレイン間容量Ｃｇｄを介して、そ
のＭｐｌのゲート側に回り込む。この結果、オフ状態で
あるべきのＭｐｌがオン駆動されて、ＭｐｌとＭｎ２に
貫通電流が流れてしまうことがある。といった問題が生
じる。このような問題は、ＭｐＺ側にも同様に生じる。
およびゲート・ソース間に何らかの電極間容量Ｃｇｄお
よびＣｇｓが寄生している。このため、例えば第２図に
示した負荷駆動回路では、ＭｐｌとＭｎｌを共に定常的
にオフにし、Ｍｐ２を定常的にオンにし、かつＭｎ２を
パルス幅変調されたパルス電圧で交流的にスイッチング
駆動しているときに１図中に点線矢印で示すようにｌＭ
ｎ２のドレイン側すなわち負荷３側に生じるパルス電圧
がＭｐｌのゲート・ドレイン間容量Ｃｇｄを介して、そ
のＭｐｌのゲート側に回り込む。この結果、オフ状態で
あるべきのＭｐｌがオン駆動されて、ＭｐｌとＭｎ２に
貫通電流が流れてしまうことがある。といった問題が生
じる。このような問題は、ＭｐＺ側にも同様に生じる。
上述した問題を解決する手段としては、Ｍｐｌ。
Ｍｐ２のオン・オフ駆動を十分に低いインピーダンスで
行なうことが考えられる。しかしながら、この場合は、
大きな駆動電力が必要になって、０Ｎ１０ Ｆ Ｆドラ
４１回路１１．１２のパワー負担が増大してしまう、と
いう別の問題が生じる。
行なうことが考えられる。しかしながら、この場合は、
大きな駆動電力が必要になって、０Ｎ１０ Ｆ Ｆドラ
４１回路１１．１２のパワー負担が増大してしまう、と
いう別の問題が生じる。
本発明の目的は、ドライブ回路の負担を増すことなく、
電源と負荷の間に直列に介在して負荷への給電をオン・
オフ制御するパワーＭＯＳＦＥＴのオフ状態を確実に保
てるようにする、という技術を提供することにある。
電源と負荷の間に直列に介在して負荷への給電をオン・
オフ制御するパワーＭＯＳＦＥＴのオフ状態を確実に保
てるようにする、という技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
［課題を解決するための手段］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、負荷と電源との間に２つのパワーＭＯ３ＦＥ
Ｔを直列に介在させ、一方のＦＥＴを直流的にオン・オ
フ駆動するとともに、他方のＦＥＴをパルス信号によっ
て交流的にオン・オフ駆動するようにした駆動回路にあ
って、上記一方のＦＥＴのゲート倫ソース間に並列に容
量を付加するというものである。
Ｔを直列に介在させ、一方のＦＥＴを直流的にオン・オ
フ駆動するとともに、他方のＦＥＴをパルス信号によっ
て交流的にオン・オフ駆動するようにした駆動回路にあ
って、上記一方のＦＥＴのゲート倫ソース間に並列に容
量を付加するというものである。
［作用］
上記した手段によれば、直流的にオン・オフ駆動される
パワーＭＯ３ＦＥＴについては、そのゲート・ソース間
の交流インピーダンスがゲート・ドレイン間のそれに比
べて大幅に低くなるため、ドレイン側からゲート・ドレ
イン間容量を介してゲート側に回り込むパルス電圧は、
その大部分がソース側にバイパスされるようになる。こ
の結果。
パワーＭＯ３ＦＥＴについては、そのゲート・ソース間
の交流インピーダンスがゲート・ドレイン間のそれに比
べて大幅に低くなるため、ドレイン側からゲート・ドレ
イン間容量を介してゲート側に回り込むパルス電圧は、
その大部分がソース側にバイパスされるようになる。こ
の結果。
直流的にオン・オフ駆動されるパワーＭＯＳＦＥＴにつ
いては、そのドレイン側にパルス電圧が現われても、誤
駆動されることなく、非駆動時には確実にオフ状態を保
つことができるようになる。
いては、そのドレイン側にパルス電圧が現われても、誤
駆動されることなく、非駆動時には確実にオフ状態を保
つことができるようになる。
一方、上記ＦＥＴは、そのゲート、ソース間のインピー
ダンスが交流的には低インピーダンスになるが、直流的
には高インピーダンスであるため。
ダンスが交流的には低インピーダンスになるが、直流的
には高インピーダンスであるため。
小出力のドライブ回路でも、確実にオン・オフ駆動する
ことができる。
ことができる。
これにより、ドライブ回路の負担を増すことなく、電源
と負荷の間に直列に介在して負荷への給電をオン・オフ
制御するパワーＭＯ５ＦＥＴのオフ状態を確実に保てる
ようにする、という目的が達成される。
と負荷の間に直列に介在して負荷への給電をオン・オフ
制御するパワーＭＯ５ＦＥＴのオフ状態を確実に保てる
ようにする、という目的が達成される。
［実施例］
以下、本発明の好適な実施例を図面を参照しながら説明
する。
する。
なお、図において、同一符号は同一あるいは相当部分を
示すものとする。
示すものとする。
第１図は本発明の技術が適用された負荷駆動回路の一実
施例を示す。
施例を示す。
同図に示す実施例の負荷駆動回路は、先ず、０Ｎ１０
Ｆ Ｆドラ１１回路１１．１２によって直流的にオン・
オフ駆動されるｐチャンネルパワーＭＯＳＦＥＴＭｐ
１．Ｍｐ ２と、ＰＷＭドライブ回路２１．２２によっ
て交流的にオン・オフ駆動されるｎチャンネルパワーＭ
ＯＳＦＥＴＭｎ １．Ｍｎ２とによってブリッジ回路を
構成している。
Ｆ Ｆドラ１１回路１１．１２によって直流的にオン・
オフ駆動されるｐチャンネルパワーＭＯＳＦＥＴＭｐ
１．Ｍｐ ２と、ＰＷＭドライブ回路２１．２２によっ
て交流的にオン・オフ駆動されるｎチャンネルパワーＭ
ＯＳＦＥＴＭｎ １．Ｍｎ２とによってブリッジ回路を
構成している。
このブリッジ回路は、その給電側端子に電源Ｖｄｄが接
続されるとともに、その平衡側端子に例えばモータなど
の負荷３が接続されている。これにより、電源Ｖｄｄか
らＭｐｌ、Ｍｎｌを通る電流工１またはＭｐ２．Ｍｎ２
を通る電流■２によって、モータなどの負荷３を正逆い
ずれの方向からも駆動できるようになっている。
続されるとともに、その平衡側端子に例えばモータなど
の負荷３が接続されている。これにより、電源Ｖｄｄか
らＭｐｌ、Ｍｎｌを通る電流工１またはＭｐ２．Ｍｎ２
を通る電流■２によって、モータなどの負荷３を正逆い
ずれの方向からも駆動できるようになっている。
ｐチャンネルパワーＭＯ５ＦＥＴＭｐ １．ＭＰ２は、
０Ｎ１０ Ｆ Ｆドラ１１回路１１．１２からトランジ
スタＱｌ、Ｑ２を介して与えられる直流的なゲート制御
電圧によって、負荷３に対する給電のオン・オフ制御だ
けを行なう。一方、ｎチャンネルパワーＭＯ’ＳＦＥＴ
Ｍｎ１．Ｍｎ２は、ＰＷＭドライブ回路２１．２２から
出力されるパルス幅変調された交流的なゲート制御電圧
によって、負荷３に給電される電力の大きさを連続的に
スイッチング制御する。
０Ｎ１０ Ｆ Ｆドラ１１回路１１．１２からトランジ
スタＱｌ、Ｑ２を介して与えられる直流的なゲート制御
電圧によって、負荷３に対する給電のオン・オフ制御だ
けを行なう。一方、ｎチャンネルパワーＭＯ’ＳＦＥＴ
Ｍｎ１．Ｍｎ２は、ＰＷＭドライブ回路２１．２２から
出力されるパルス幅変調された交流的なゲート制御電圧
によって、負荷３に給電される電力の大きさを連続的に
スイッチング制御する。
ここで、直流的なゲート制御電圧によって給電のオン・
オフ制御だけを行なうｐチャンネルパワーＭＯＳＦＥＴ
Ｍｐ１．Ｍｐ２については、そのゲート・ソース間に容
量Ｃａが外付けの形で並列に付加されている。この容量
Ｃａの容量値は、ＦＥＴＭｐｌ、Ｍｐ２が本来有するゲ
ート・ソース間容量Ｃｇ ｓに等価的に加算される。こ
の加算されたゲート・ソース間容量（Ｃａ＋Ｃｇｓ）が
ゲート・ドレイン間容量Ｃｇｄよりも十分に大きくなる
ように、上記容量Ｃａの容量値が設定されている。
オフ制御だけを行なうｐチャンネルパワーＭＯＳＦＥＴ
Ｍｐ１．Ｍｐ２については、そのゲート・ソース間に容
量Ｃａが外付けの形で並列に付加されている。この容量
Ｃａの容量値は、ＦＥＴＭｐｌ、Ｍｐ２が本来有するゲ
ート・ソース間容量Ｃｇ ｓに等価的に加算される。こ
の加算されたゲート・ソース間容量（Ｃａ＋Ｃｇｓ）が
ゲート・ドレイン間容量Ｃｇｄよりも十分に大きくなる
ように、上記容量Ｃａの容量値が設定されている。
次に動作について説明する。
上述した負荷駆動回路は、まず、電圧で駆動することが
できるＭＯＳＦＥＴを用いたことにより、その駆動を高
インピーダンスによって小電力で行なうことができるよ
うになっている。すなわち、０Ｎ１０ＦＦドライブ回路
１１．１２の出力を小電力トランジスタＱｌ、Ｑ２で伝
達するとともに。
できるＭＯＳＦＥＴを用いたことにより、その駆動を高
インピーダンスによって小電力で行なうことができるよ
うになっている。すなわち、０Ｎ１０ＦＦドライブ回路
１１．１２の出力を小電力トランジスタＱｌ、Ｑ２で伝
達するとともに。
抵抗Ｒ１１，Ｒ２１，Ｒ１２，Ｒ２２で適当にレベルシ
フトすることにより、パワーＭＯＳＦＥＴＭ Ｐ １
ｓ Ｍ ｐ ２を駆動することができるようになってい
る。
フトすることにより、パワーＭＯＳＦＥＴＭ Ｐ １
ｓ Ｍ ｐ ２を駆動することができるようになってい
る。
さらに、上述した利点に加えて、実施例の負荷駆動回路
では、次のような効果を得ることができる。すなわち、
直流的にオン・オフ駆動されるｐチャンネルパワーＭＯ
３ＦＥＴＭｐ １．Ｍｐ ２については、そのゲート・
ソース間の交流インピーダンスがゲート・ドレイン間の
それに比べて大幅に低くなる。このため、ドレイン側か
らゲート・ドレイン間容量Ｃｄｓを介してゲート側に回
り込む電圧は、その大部分がゲート・ドレイン間容量（
Ｃａ＋Ｃｇｓ）によってソース側にバイパスされるよう
になる。この結果、直流的にオン・オフ駆動されるｐチ
ャンネルパワーＭ ＯＳ Ｆ Ｅ Ｔ Ｍ ｐ１＊Ｍｐ
２については、そのドレイン側にパルス電圧が現われて
も、誤駆動されることなく、非駆動時には確実にオフ状
態を保つことができるようになる。一方、交流的にオン
・オフ駆動されるｎチャンネルパワーＭＯＳＦＥＴＭｎ
１．Ｍｎ ２については、そのゲート・ソース間のイ
ンピーダンスが、交流的には低インピーダンスになるが
、直流的には高インピーダンスであるため、高インピー
ダンスで小出力のドライブ回路でも、確実にオン・オフ
駆動することができる。
では、次のような効果を得ることができる。すなわち、
直流的にオン・オフ駆動されるｐチャンネルパワーＭＯ
３ＦＥＴＭｐ １．Ｍｐ ２については、そのゲート・
ソース間の交流インピーダンスがゲート・ドレイン間の
それに比べて大幅に低くなる。このため、ドレイン側か
らゲート・ドレイン間容量Ｃｄｓを介してゲート側に回
り込む電圧は、その大部分がゲート・ドレイン間容量（
Ｃａ＋Ｃｇｓ）によってソース側にバイパスされるよう
になる。この結果、直流的にオン・オフ駆動されるｐチ
ャンネルパワーＭ ＯＳ Ｆ Ｅ Ｔ Ｍ ｐ１＊Ｍｐ
２については、そのドレイン側にパルス電圧が現われて
も、誤駆動されることなく、非駆動時には確実にオフ状
態を保つことができるようになる。一方、交流的にオン
・オフ駆動されるｎチャンネルパワーＭＯＳＦＥＴＭｎ
１．Ｍｎ ２については、そのゲート・ソース間のイ
ンピーダンスが、交流的には低インピーダンスになるが
、直流的には高インピーダンスであるため、高インピー
ダンスで小出力のドライブ回路でも、確実にオン・オフ
駆動することができる。
これにより、ドライブ回路１１．１２の負担を増すこと
なく、電源Ｖｃｃと負荷３との間に直列に介在して負荷
３への給電をオン・オフ制御するパワーＭＯＳＦＥＴＭ
ＰＩ、Ｍｐ２のオフ状態を確実に保つことができるよう
になる。
なく、電源Ｖｃｃと負荷３との間に直列に介在して負荷
３への給電をオン・オフ制御するパワーＭＯＳＦＥＴＭ
ＰＩ、Ｍｐ２のオフ状態を確実に保つことができるよう
になる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、負荷駆動回路は必ずしもブリッジ型でなくても
よく、例えばシングル・エンド・プッシュプル型の回路
構成であってもよい。
よく、例えばシングル・エンド・プッシュプル型の回路
構成であってもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるモータ駆動回路に適
用した場合について説明したが、それに限定されるもの
ではなく、例えばモータ以外の負荷駆動回路にも適用で
きる。
をその背景となった利用分野であるモータ駆動回路に適
用した場合について説明したが、それに限定されるもの
ではなく、例えばモータ以外の負荷駆動回路にも適用で
きる。
［発明の効果］
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
すなわち、ドライブ回路の負担を増すことなく、電源と
負荷の間に直列に介在して負荷への給電をオン・オフ制
御するパワーＭＯＳＦＥＴのオフ状態を確実に保つこと
ができるようになる。という効果が得られる。
負荷の間に直列に介在して負荷への給電をオン・オフ制
御するパワーＭＯＳＦＥＴのオフ状態を確実に保つこと
ができるようになる。という効果が得られる。
第１図は本発明の一実施例による負荷駆動回路の概略構
成を示す図、 第２図は従来の同種の負荷駆動回路の構成例を示す図で
ある。 １１．１２−・・・バ’７−Ｍ０８ＦＥＴを直流的にオ
ン・オフ駆動するドライブ回路、２１．２２・・・・パ
’）−ＭＯＳＦＥＴを交流的にオ′ン・オフ駆動するド
ライブ回路、３・・・・モータなどの負荷、Ｍｐｌ、Ｍ
ｐ２・・・・負荷への給電をオン・オフ制御するｐチャ
ンネルパワーＭＯ３ＦＥＴ、Ｍｎｌ、Ｍｎ２・・・・負
荷への給電電力を制御するｎチャンネルパワーＭＯＳＦ
ＥＴ、Ｃｇｄ・・・・ゲート・ドレイン間容量、Ｃｇ
ｓ・・・・ゲート・ソース間容量、Ｃａ・・・・付加容
量。 第 １ 図 第２図
成を示す図、 第２図は従来の同種の負荷駆動回路の構成例を示す図で
ある。 １１．１２−・・・バ’７−Ｍ０８ＦＥＴを直流的にオ
ン・オフ駆動するドライブ回路、２１．２２・・・・パ
’）−ＭＯＳＦＥＴを交流的にオ′ン・オフ駆動するド
ライブ回路、３・・・・モータなどの負荷、Ｍｐｌ、Ｍ
ｐ２・・・・負荷への給電をオン・オフ制御するｐチャ
ンネルパワーＭＯ３ＦＥＴ、Ｍｎｌ、Ｍｎ２・・・・負
荷への給電電力を制御するｎチャンネルパワーＭＯＳＦ
ＥＴ、Ｃｇｄ・・・・ゲート・ドレイン間容量、Ｃｇ
ｓ・・・・ゲート・ソース間容量、Ｃａ・・・・付加容
量。 第 １ 図 第２図
Claims (1)
- 【特許請求の範囲】 １、負荷と電源との間に２つのパワーＭＯＳＦＥＴを直
列に介在させ、一方のＦＥＴを直流的にオン・オフ駆動
するとともに、他方のＦＥＴを交流的にオン・オフ駆動
するようにした負荷駆動回路であって、上記一方のＦＥ
Ｔのゲート・ソース間に並列に容量を付加したことを特
徴とする負荷か動回路。 ２、負荷と電源との間に２つのパワーＭＯＳＦＥＴを直
列に介在させ、一方のＦＥＴのゲートに直流制御電圧を
与えて上記負荷への給電をオン・オフ制御するとともに
、他方のＦＥＴのゲートにパルス幅変調されたパルス電
圧を与えて上記負荷への給電電力を制御するようにした
負荷駆動回路であって、上記一方のＦＥＴのゲート・ソ
ース間に並列に容量を付加したことを特徴とする特許請
求の範囲第１項記載の付加駆動回路。 ３、直流的にオン・オフ駆動されるパワーＭＯＳＦＥＴ
と交流的にオン・オフ駆動されるパワーＭＯＳＦＥＴと
を用いて構成されるブリッジ回路によって負荷への給電
および給電電力の制御を行なう負荷駆動回路であって、
直流的にオン・オフ駆動されるＦＥＴのゲート・ソース
間に並列に容量を付加したことを特徴とする特許請求の
範囲第１項または第２項記載の負荷駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1046506A JPH02228124A (ja) | 1989-03-01 | 1989-03-01 | 負荷駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1046506A JPH02228124A (ja) | 1989-03-01 | 1989-03-01 | 負荷駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02228124A true JPH02228124A (ja) | 1990-09-11 |
Family
ID=12749135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1046506A Pending JPH02228124A (ja) | 1989-03-01 | 1989-03-01 | 負荷駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02228124A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5796277A (en) * | 1995-08-11 | 1998-08-18 | Samsung Electronics Co., Ltd | Power-transistor driving circuit for a single power source |
| JP2000285406A (ja) * | 1999-03-31 | 2000-10-13 | Sanyo Electric Co Ltd | 磁気ヘッド駆動回路および磁気記録装置 |
| JP2011041471A (ja) * | 2010-11-15 | 2011-02-24 | Panasonic Corp | モータ駆動装置、モータ、ファン駆動モータ、ルームエアコン、給湯器、空気清浄機 |
-
1989
- 1989-03-01 JP JP1046506A patent/JPH02228124A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5796277A (en) * | 1995-08-11 | 1998-08-18 | Samsung Electronics Co., Ltd | Power-transistor driving circuit for a single power source |
| JP2000285406A (ja) * | 1999-03-31 | 2000-10-13 | Sanyo Electric Co Ltd | 磁気ヘッド駆動回路および磁気記録装置 |
| JP2011041471A (ja) * | 2010-11-15 | 2011-02-24 | Panasonic Corp | モータ駆動装置、モータ、ファン駆動モータ、ルームエアコン、給湯器、空気清浄機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5200140B2 (ja) | ドライバ回路 | |
| US8860472B2 (en) | Power switch driving circuits and switching mode power supply circuits thereof | |
| JP6363690B2 (ja) | 種々の電力状態下で負荷を駆動するためのシステムおよび方法 | |
| US8222846B2 (en) | Output circuit | |
| JP5254678B2 (ja) | レベルシフト回路及びパワー半導体装置 | |
| JP4935294B2 (ja) | 絶縁ゲート型デバイスの駆動回路 | |
| US20050161700A1 (en) | Integrated power switching circuit | |
| JP6863033B2 (ja) | 電圧駆動型半導体素子の並列駆動回路 | |
| JPH088456B2 (ja) | ドライバ回路 | |
| US7477088B2 (en) | Power supplies for driving h-bridges | |
| JP3999460B2 (ja) | レベルシフト回路及び半導体装置 | |
| US6426857B1 (en) | Protective circuit for a power field-effect transistor | |
| JPH02228124A (ja) | 負荷駆動回路 | |
| US7102416B2 (en) | High side switching circuit | |
| US12422873B2 (en) | Bias generation for bridge driver load current sensing | |
| US7265603B2 (en) | MOSFET gate driver with a negative gate bias voltage | |
| US5994944A (en) | Level converting circuit having a high switching speed | |
| JP4748190B2 (ja) | 駆動トランジスタ制御回路 | |
| JP3561790B2 (ja) | アクチュエータ駆動回路 | |
| JP4821394B2 (ja) | 半導体素子駆動回路 | |
| JP4362973B2 (ja) | 電圧レベル変換回路 | |
| JP4501497B2 (ja) | ゲート駆動回路 | |
| JPH0430765B2 (ja) | ||
| JP2025140670A (ja) | 電力変換器およびインバータ装置 | |
| JPH0372713A (ja) | Ｍｏｓｆｅｔの駆動回路 |