JPH02228259A

JPH02228259A - 整流装置

Info

Publication number: JPH02228259A
Application number: JP4445489A
Authority: JP
Inventors: Nobuhiko Yamashita; 暢彦山下; Toshiaki Yanai; 利明谷内; Tatsuro Sakai; 達郎酒井; Masato Mino; 正人三野; Takuji Serada; 瀬良田　卓嗣
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1989-02-23
Filing date: 1989-02-23
Publication date: 1990-09-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野」この発明は交流電力を整流する整流装置の改良に関する
。

「従来の技術」従来の整流装置は第５図に示すように、スイッチング電
源の２次側整流回路において、１次側回路（図示せず）
の出力側にトランスの１次巻ｖＡｌが接続され、そのト
ランスの２次巻線２の両端に２端子型整流素子５ａ、５
ｂの各カソード側が接続され、２次巻線２及び２端子型
整流素子５ａの接続点はチョークコイル３を通じて負荷
４の一端に接続され、負荷４の他端は２端子型整流素子
５ａ、５ｂの接続点に接続される。２端子型整流素子５
ａ、５ｂはｐｎ型ダイオード、ｐｉｎ型ダイオード、シ
ョットキーバリア型ダイオードなどである。

この２端子型整流素子を用いる整流装置においては、そ
の整流素子の順方向電圧降下による損失が、特に低電圧
出力電源の場合に問題となる。順方向電圧降下は、接合
部の素材によって物理的に決まる。シ四ットキーバリア
ダイオードの場合、金属をＭＯまたはＣｒとすると各々
０．５■及び０．４■になり、ｐｎ型ダイオードの場合
は、０．６Ｖになる。

このため、第６図に示すように、２端子型整流素子５ａ
、５ｂの代わりに絶縁ゲート型電界効果トランジスタ等
の３＠子型素子６ａ、６ｂを用い、そのゲート端子及び
ソース端子間に制御回路７から制御信号を印加して、交
流電力を整流する、という整流装置も提案されている。

（例えば、文献：“ダイオードとしてのＰＩＯ３ＦＩ！
Ｔの問題点”；坂井栄治、原田耕介；信学技報ｖｏ１．
８７．　ｋ　２８１　、　Ｐ［！８７−３７．　ｐｐ、
１−６　、１９８７）第６図において制御信号を得るに
は、第７図に示すようにトランスに３次巻線８を追加し
てその誘起電圧を利用する方法や、第８図に示すように
１次側回路９から信号を得て、結合器１０を介して駆動
回路１１へ供給する方法がとられている。

第６図に示すように、抵抗特性を持つ絶縁ゲート型電界
効果トランジスタ等の３端子型素子をスイッチ素子とし
て用いる場合には、素子の特性を適切に設定することに
より、順方向電圧降下を低減することができる。例えば
、整流する電流が２ＯＡの場合、オン抵抗を１０ｍΩと
すると、順方向電圧降下は０．２ｖとなり、ダイオード
を使用する場合に対して損失を低減することができる。

しかし、この３端子型素子を用いる場合には、ゲートを
駆動する回路を付加することが必要となり、しかも素子
のオン期間・オフ期間の制御が難しいという問題が生じ
るので、第９図に示す整流素子が考案されている。

第９図に示す整流素子は３端子型素子１０３よりなる整
流部１０１と、３端子型素子１０３の第１端子１０７及
び第２端子１０８間に印加される電圧を検出する検出部
１０４、その検出された電圧の符号及び大きさを判定す
る判定部１０５、その判定結果により３端子型素子１０
３の第３端子１０９を駆動する駆動部１０６からなる制
御部１０２とから構成される。第１端子１０７からカソ
ード端子１１０が導出され、第２端子１０８からアノー
ド端子１１１が導出され、制御部１０２に十電源端子１
１２及び−電源端子１１３が接続されている。

この整流素子は、電源端子１１２及び１１３に電源を供
給するだけで、３端子型素子１０３の第１端子・第２端
子間電圧を検出部１０４で検出し、３端子型素子１０３
をオンにするかオフにするかを判定部１０５で判定し、
駆動部１０６で３端子素子１０３を駆動することにより
、ダイオードと同様に使用可能である。この第９図に示
した整流素子１１４ａ、１１４ｂは第１０図に示すよう
にダイオード５ａ、５ｂの代わりに用いられる。

しかし、第１０図に示すような回路では、２個の整流素
子１１４ａ、１１４ｂが対で使用され、２個の整流素子
１１４ａ、１１４ｂは相補的に交互に導通と非導通を繰
り返す動作をするので、それぞれの整流素子に独立した
制御部を設ける必要はなく、一方の制御部は無駄になっ
ている。また、２個の整流素子が独立に検出・判定・駆
動される場合、検出の時間ずれ等により相補的な動作が
損なわれることが懸念される。

この発明の目的は、２組の絶縁ゲート型電界効果トラン
ジスタ等の３端子型素子とその制御回路（検出部、判定
部、駆動部）を集積化し、順方向電圧降下が小さく、新
たな制御回路を付加することなく、整流ダイオードを２
個対として使用する整流装置の、整流用の２個のダイオ
ードと置き換え可能な整流装置を提供することにある。

「課題を解決するための手段」この発明によれば第１図に示すように、第１端子１０７
、第２端子１０８、第３６ｆＩ子１０９を持ち、第３端
子１０９に供給される電圧または電流により第１端子１
０７と第２＠子１０Ｂとの間でスイッチング動作する第
１の３端子型素子２１１、第２の３端子型素子２１２に
よる第１の整流部２０１、第２の整流部２０２と、一方
の第１の整流部２０１の第１端子１０７と第２端子１０
８間の印加電圧を検出する検出部１０４と、その検出さ
れた印加電圧の符号、大小を判定する判定部１０５と、
その判定結果に基づき、第１．第２の整流部２０１，２
０２の第１端子１０７と第２端子１０８間が互いに相補
的に導通と非導通が切り替わるようにして整流特性を持
つように、各第３端子１０９に電圧または電流を与える
第１．第２の駆動部２２１，２２２とを具備し、第１．
第２の整流部２０１．２０２と、検出部１０４と、判定
部１０５と、第１．第２の駆動部２２１，２２２とが同
一半導体チップ上に形成されている。第１の整流部２０
１の第１端子１０７から第１のカソード端子２３１が導
出され、第２端子１０８から第１のアノード端子２４１
が導出され、第２の整流部２０２の第１端子１０７から
第２のカソード端子２３２が導出され、第２端子１０８
から第２のアノード端子２４２が導出される。検出部１
０４と、判定部１０５と第１．第２の駆動部２２１゜２
２２とは制御部２５１を構成し、制御部２５１に十電源
端子１１２、−電源端子１１３が接続されている。

「作　用」検出部１０４によって、第１の３端子型素子２１１の第
１端子１０７・第２端子１０８間、すなわちこの発明に
よる装置の第１のアノード端子２４１・第１のカソード
端子２３１間の電圧を検出し、その検出電圧について判
定部１０５で符号・電圧値を判定し、第１．第２の駆動
部２２１゜２２２に対し信号を出す。判定部１０５は、
第１のアノード端子２４１の電位が第１のカソード端子
２３１よりも高ければ第１の３端子型素子２１１をオン
とする信号を出し、逆に第１のカソード端子２３１の電
位が第１のアノード端子２４１よりも高ければ第１の３
端子型素子２１１をオフとする信号を出すように働く、
その信号に従い、第１の駆動部２２１が第１の３端子型
素子２１１の第３端子１０９の制御信号を発生し、第１
の３端子型素子２１１を制御する。

一方、判定部１０５の出力信号に対して、第１の３端子
型素子２１１とオン・オフが逆になるように、第２の駆
動部２２２が第２の３端子型素子２１２を制御する。

このように、同一チップ内で同一の検出信号により第１
．第２の整流部２０１，２０２の制御を行うので、素子
特性のばらつき等による整流動作の時間ずれを抑制する
ことができる。

判定を行うしきい値電圧は、Ｏｖとは限らず、アノード
端子がカソード端子に対しある電位を持っているときに
３端子型素子のオンとオフを切り替えるようにしてもよ
い。

第２図にスイッチング電源の２次側回路中にこの発明に
よる整流装置２６１を使用した例を示す。

第１．第２のアノード端子２４１，２４２は接続して共
通として負荷４の一端に接続し、第１゜第２のカソード
端子２３１，２３２はトランスの２次巻線２の両端に接
続される。こうして、この発明による整流装置２６１は
、一般のダイオードと同様に、整流回路において整流作
用を持つ。

「実施例」第３図に、この発明の実施例を示す。

第１．第２の３端子型素子２１１，２１２として第１．
第２の絶縁ゲート型電界効果トランジスタ３０１，３０
２がそれぞれ用いられ、検出部１０４として検出抵抗器
３５１が用いられ、判定部１０５として演算増幅器を用
いた比較器３５２が用いられ、第１の駆動部２２１とし
て第１の駆動回路３１１が用いられ、第２の駆動部２２
２として反転器３５３及び第２の駆動回路３１２の直列
接続が用いられ、第１．第２のアノード端子２４１．２
４２は互いに接続されて共通のアノード端子３５４とさ
れ、かつこのアノード端子３５４に一電源端子１１３が
接続される。

比較器３５２の演算増幅器は、入力電圧が一電源端子１
１３の電圧Ｖ−と同電位でも比較器として正しく動作す
る必要がある。そのため、人力部の差動増幅回路に、ｐ
ｎｐバイポーラトランジスタまたはｐチャネル型ＦＥＴ
を用いた増幅器を使用する。第１．第２の駆動回路３１
１，３１２は、比較器３５２の出力を、絶縁ゲート型電
界効果トランジスタ３０１．３０２のゲート駆動を行え
るまで増幅する回路である。第２の絶縁ゲート型電界効
果トランジスタ３０２を第１の絶縁ゲート型電界効果ト
ランジスタ３０１と反対の動作とするため、比較器３５
２の出力側と第２の駆動回路３１２の入力側との間に反
転器３５３が入っている。

第４図に第３図に示した整流装置３５５を使用した例を
示す、アノード端子３５４を２次側のグランドに接続し
、第１．第２のカソード端子２３１゜２３２をそれぞれ
２次巻線２の両端に接続する。

＋電源端子１１２の電源電圧ｖ＋を、ここでは出力電圧
から取っている。

「発明の効果」以上説明したように、この発明による整流装置は、２１
ｊｌの３端子型素子を共通の制御回路で制御しているた
め、制御回路の重複が廃され、部品点数の削減、信転性
向上という利点がある。

また、同一の検出信号で同一チップ上の２個の整流用３
端子型素子を制御するので、安定な動作が得られるとい
う利点がある。

【図面の簡単な説明】

第１図はこの発明による装置の構成を示すブロック図、
第２図はこの発明による装置の使用例を示すブロック図
、第３図はこの発明による装置の実施例を示す接続図、
第４図は第３図に示した装置の使用例を示すブロック図
、第５図は従来の２端子型整流素子を用いたスイッチン
グ電源の２次側整流回路を示す図、第６図は絶縁ゲート
型電界効果トランジスタを整流素子に用いる場合の回路
概念を示す図、第７図は３次巻線を用いて整流部の絶縁
ゲート型電界効果トランジスタを駆動する回路を示す図
、第８図は１次側回路から信号を得て絶縁ゲート型電界
効果トランジスタを駆動する回路を示す図、第９図は制
御回路を内蔵した素子の構成を示すブロック図、第１０
図は制御回路を内蔵した素子の使用例を示すブロック図
である。

Claims

【特許請求の範囲】

（１）第１端子と第２端子と第３端子を持ち、その第３
端子に供給される電圧または電流によって、上記第１端
子と第２端子間でスイッチング動作する、２個の３端子
型素子による２個の整流部と、これら整流部の一方の第
１端子と第２端子間の印加電圧を検出する検出部と、その検出部で検出された上記印加電圧の符号・大小を判
定する判定部と、その判定部の判定結果に基づき、上記２個の整流部の、
第１端子と第２端子間が互いに相補的に導通と非導通が
切り替わるようにして整流特性を持つように、各第３端
子に電圧または電流を与える２個の駆動部とを具備し、上記２個の整流部と上記検出部と上記判定部と上記２個
の駆動部とが同一半導体チップ上に形成されていること
を特徴とする整流装置。
（２）上記３端子型素子が絶縁ゲート型電界効果トラン
ジスタであり、上記第１端子及び第２端子が、それぞれ
、ドレイン及びソース、またはソース及びドレインであ
り、上記第３端子がゲートであることを特徴とする請求
項（１）記載の整流装置。