JPH0222849A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0222849A JPH0222849A JP63173217A JP17321788A JPH0222849A JP H0222849 A JPH0222849 A JP H0222849A JP 63173217 A JP63173217 A JP 63173217A JP 17321788 A JP17321788 A JP 17321788A JP H0222849 A JPH0222849 A JP H0222849A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- semiconductor integrated
- electrode
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特にその外部接続
機構の構造に関する。
機構の構造に関する。
従来、半導体集積回路装置は、それ自身が外部端子を備
え、例えばデュラル・イン・タイプ・パッケージの如く
外部端子はパッケージの側辺部から外部に導出される。
え、例えばデュラル・イン・タイプ・パッケージの如く
外部端子はパッケージの側辺部から外部に導出される。
このように、従来の半導体集積回路装置は、パッケージ
の表面から外部に導出させた端子を介してそれ自身を回
路基板と接続する構造となっているので、体積が大きく
回路基板上の占有実装面積を増大せしめる。また、これ
に対する回路基板側においても集積回路装置を載置する
実装部位に端子を持たず平坦に形成されるため、基板試
験の実行が困難であるという問題が派生的に生じている
。
の表面から外部に導出させた端子を介してそれ自身を回
路基板と接続する構造となっているので、体積が大きく
回路基板上の占有実装面積を増大せしめる。また、これ
に対する回路基板側においても集積回路装置を載置する
実装部位に端子を持たず平坦に形成されるため、基板試
験の実行が困難であるという問題が派生的に生じている
。
本発明の目的は、上記の状況に鑑み、電子システム回路
を極めて高い実装効率で構築することのできる外部接続
機構を備えた半導体集積回路装置を提供することである
。
を極めて高い実装効率で構築することのできる外部接続
機構を備えた半導体集積回路装置を提供することである
。
本発明によれば、半導体集積回路装置は、半導体チップ
と、前記半導体チップを気密封止するパッケージ樹脂層
と、前記パッケージ樹脂層内に埋込まれる埋込メス型引
出電極とを備えることを含んで構成される。
と、前記半導体チップを気密封止するパッケージ樹脂層
と、前記パッケージ樹脂層内に埋込まれる埋込メス型引
出電極とを備えることを含んで構成される。
以下図面を参照して本発明の詳細な説明する。
第１図（ａ）および（ｂ）はそれぞれ本発明の一実施例
を示す半導体集積回路装置の断面図およびその底面図で
ある０本実施例によれば、本発明の半導体集積回路装置
は、半導体チップ１と、内部リード２と、半導体チップ
１の電極と内部り一ド２とを接続するボンデング・ワイ
ヤ３と、半導体チップ１をボンディング・ワイヤ３を含
んで気密封止するパッケージ樹脂層４と、内部リード２
と電気的に内部接続されると共にパッケージ樹脂層４の
裏面にプラグ状差込電極差込口５を形成してパッケージ
樹脂層４内に埋込まれる埋込メス型引出電極６とを含む
、すなわち、本発明によれば、半導体チップ１の外部へ
の引出電極は、従来の導出リード形状に代えてパッケー
ジ樹脂層４の内部に埋込まれるメス型形状に形成される
。従って、これを基板実装する場合には特別な回路基板
が準備される。
を示す半導体集積回路装置の断面図およびその底面図で
ある０本実施例によれば、本発明の半導体集積回路装置
は、半導体チップ１と、内部リード２と、半導体チップ
１の電極と内部り一ド２とを接続するボンデング・ワイ
ヤ３と、半導体チップ１をボンディング・ワイヤ３を含
んで気密封止するパッケージ樹脂層４と、内部リード２
と電気的に内部接続されると共にパッケージ樹脂層４の
裏面にプラグ状差込電極差込口５を形成してパッケージ
樹脂層４内に埋込まれる埋込メス型引出電極６とを含む
、すなわち、本発明によれば、半導体チップ１の外部へ
の引出電極は、従来の導出リード形状に代えてパッケー
ジ樹脂層４の内部に埋込まれるメス型形状に形成される
。従って、これを基板実装する場合には特別な回路基板
が準備される。
第２図は本発明半導体集積回路装置を基板実装する場合
に使用する回路基板の構造例を示す斜視図であって、絶
縁基板７上の回路パターン８上にプラグ状差込電極９が
それぞれ設けられ、実装に際しては、集積回路装置裏面
のプラグ状差込電極差込口５にこの差込電極９がそれぞ
れ差込まれることによって互いの接続関係が完了される
。このように、集積回路装置と回路基板との接続端子構
造を従来と全く逆の関係におくことによって、集積回路
装置を従来より小型化することができ実装密度を高める
ことができる他、回路基板はそのプラグ状電極を利用し
て基板試験が容易に行い得るようになる。
に使用する回路基板の構造例を示す斜視図であって、絶
縁基板７上の回路パターン８上にプラグ状差込電極９が
それぞれ設けられ、実装に際しては、集積回路装置裏面
のプラグ状差込電極差込口５にこの差込電極９がそれぞ
れ差込まれることによって互いの接続関係が完了される
。このように、集積回路装置と回路基板との接続端子構
造を従来と全く逆の関係におくことによって、集積回路
装置を従来より小型化することができ実装密度を高める
ことができる他、回路基板はそのプラグ状電極を利用し
て基板試験が容易に行い得るようになる。
第３図は本発明の他の実施例を示す半導体集積回路装置
の斜視図である。本実施例によれば、引出電極の一方の
片側面のみが埋込メス型形状とされる。すなわち、埋込
メス型引出電極はパッケージ樹脂Ｍ４の一方の側面のみ
に平板状差込電極差込口１０を形成してパッケージ樹脂
層４内に埋込まれ、また、他方の片側面からは引出電極
が平板状差込電極１１に形成されてパッケージ樹脂層４
の側辺から突き出すように導出される。すなわち、本実
施例によれば、本発明の半導体集積回路装置は、埋込メ
ス型引出電極と差込型引出電極の双方を同一平面上に具
備するよう構成される。本実施例の構造は基板実装には
不向きであるが、２つ以上を′カスケードに接続すれば
回路基板を介さずに一つ、のシステムを構築することが
可能となる。
の斜視図である。本実施例によれば、引出電極の一方の
片側面のみが埋込メス型形状とされる。すなわち、埋込
メス型引出電極はパッケージ樹脂Ｍ４の一方の側面のみ
に平板状差込電極差込口１０を形成してパッケージ樹脂
層４内に埋込まれ、また、他方の片側面からは引出電極
が平板状差込電極１１に形成されてパッケージ樹脂層４
の側辺から突き出すように導出される。すなわち、本実
施例によれば、本発明の半導体集積回路装置は、埋込メ
ス型引出電極と差込型引出電極の双方を同一平面上に具
備するよう構成される。本実施例の構造は基板実装には
不向きであるが、２つ以上を′カスケードに接続すれば
回路基板を介さずに一つ、のシステムを構築することが
可能となる。
第４図は上記実施例の半導体集積回路装置をカスケード
接続した場合の接続状態図で、一方の平板状差込電極１
１ａを他方の平板状差込電極差込口１０ｂに差込む動作
を順次繰返せばよいことを示す、ここで、４ａ、４ｂは
２つの集・積回路装置それぞれのパッケージ樹脂層であ
る。
接続した場合の接続状態図で、一方の平板状差込電極１
１ａを他方の平板状差込電極差込口１０ｂに差込む動作
を順次繰返せばよいことを示す、ここで、４ａ、４ｂは
２つの集・積回路装置それぞれのパッケージ樹脂層であ
る。
以上詳細に説明したように、本発明によれば、半導体集
積回路装置の引出電極はパッケージ内に埋込まれたメス
型電極に形成され、差込電極を介して他と接続されるの
で、形状寸法を小形化することができる。従って、回路
基板上への実装密度を上げることが可能となる他、メス
型電極と差込電極の両者が併せ形成された場合では、回
路基板を介さずに集積回路装置同志を直接接続してシス
テム回路を構成することができるので、システム構築の
小形化、迅速化、経済化に極めて顕著な効果をあげるこ
とができる。
積回路装置の引出電極はパッケージ内に埋込まれたメス
型電極に形成され、差込電極を介して他と接続されるの
で、形状寸法を小形化することができる。従って、回路
基板上への実装密度を上げることが可能となる他、メス
型電極と差込電極の両者が併せ形成された場合では、回
路基板を介さずに集積回路装置同志を直接接続してシス
テム回路を構成することができるので、システム構築の
小形化、迅速化、経済化に極めて顕著な効果をあげるこ
とができる。
第１図（ａ）および（ｂ）はそれぞれ本発明の一実施例
を示す半導体集積回路装置の断面図およびその底面図、
第２図は本発明半導体集積回路装置を基板実装する場合
に使用する回路基板の構造例を示す斜視図、第３図は本
発明の他の実施例を示す半導体集積回路装置の斜視図、
第４図は上記実施例の半導体集積回路装置をカスケード
接続した場合の接続状態図である、 １・・・半導体チップ、２・・・内部リード、３・・・
ボンディング・ワイヤ、４．４ａ、４ｂ・・・パッケー
ジ樹脂層、５・・・プラグ状差込電極差込口、６・・・
埋込メス型引出電極、７・・・絶縁基板、８・・・回路
パターン、９・・・プラグ状差込電極、１０．１０ａ。 １０ｂ・・・平板状差込電極差込口、１１．ｌｌａ。 １１ｂ・・・平板状差込電極。 茅 回 Ｃａ２ ！
を示す半導体集積回路装置の断面図およびその底面図、
第２図は本発明半導体集積回路装置を基板実装する場合
に使用する回路基板の構造例を示す斜視図、第３図は本
発明の他の実施例を示す半導体集積回路装置の斜視図、
第４図は上記実施例の半導体集積回路装置をカスケード
接続した場合の接続状態図である、 １・・・半導体チップ、２・・・内部リード、３・・・
ボンディング・ワイヤ、４．４ａ、４ｂ・・・パッケー
ジ樹脂層、５・・・プラグ状差込電極差込口、６・・・
埋込メス型引出電極、７・・・絶縁基板、８・・・回路
パターン、９・・・プラグ状差込電極、１０．１０ａ。 １０ｂ・・・平板状差込電極差込口、１１．ｌｌａ。 １１ｂ・・・平板状差込電極。 茅 回 Ｃａ２ ！
Claims (1)
- 半導体チップと、前記半導体チップを気密封止するパッ
ケージ樹脂層と、前記パッケージ樹脂層内に埋込まれる
埋込メス型引出電極とを備えることを特徴とする半導体
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173217A JPH0222849A (ja) | 1988-07-11 | 1988-07-11 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173217A JPH0222849A (ja) | 1988-07-11 | 1988-07-11 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0222849A true JPH0222849A (ja) | 1990-01-25 |
Family
ID=15956301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63173217A Pending JPH0222849A (ja) | 1988-07-11 | 1988-07-11 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0222849A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0622760A1 (en) * | 1993-04-28 | 1994-11-02 | Kabushiki Kaisha Toshiba | External storage device and external storage device unit and method of producing external storage device |
-
1988
- 1988-07-11 JP JP63173217A patent/JPH0222849A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0622760A1 (en) * | 1993-04-28 | 1994-11-02 | Kabushiki Kaisha Toshiba | External storage device and external storage device unit and method of producing external storage device |
| US5552632A (en) * | 1993-04-28 | 1996-09-03 | Kabushiki Kaisha Toshiba | Plate-shaped external storage device and method of producing the same |
| KR100239261B1 (ko) * | 1993-04-28 | 2000-01-15 | 니시무로 타이죠 | 외부기억장치유닛 |
| US6201295B1 (en) | 1993-04-28 | 2001-03-13 | Kabushiki Kaisha Toshiba | Plate-shaped external storage device and method of producing the same |
| US6274926B1 (en) | 1993-04-28 | 2001-08-14 | Kabushiki Kaisha Toshiba | Plate-shaped external storage device and method of producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038488A (en) | Multilayer ceramic multi-chip, dual in-line packaging assembly | |
| US7737545B2 (en) | Multi-surface IC packaging structures and methods for their manufacture | |
| JPS5896756A (ja) | マルチチップパッケージ | |
| CN100550377C (zh) | 包含多个集成电路器件的单个封装件 | |
| JP2002506289A (ja) | 多数の半導体チップを有する半導体素子 | |
| JP2600366B2 (ja) | 半導体チップの実装方法 | |
| JP3832170B2 (ja) | マルチベアチップ実装体 | |
| JPH0730059A (ja) | マルチチップモジュール | |
| US5410182A (en) | High density semiconductor device having inclined chip mounting | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH0222849A (ja) | 半導体集積回路装置 | |
| JPS6224609A (ja) | 減結合コンデンサとその製造方法 | |
| JPH04196253A (ja) | 半導体装置用パッケージ | |
| JP3159950B2 (ja) | 半導体パッケージ実装用ソケット | |
| JP3395126B2 (ja) | Ｐｃカード | |
| KR20010068513A (ko) | 윈도우가 구비된 회로기판을 포함하는 적층 칩 패키지 | |
| JPS6276753A (ja) | 半導体装置およびその製造方法 | |
| JPH10308474A (ja) | コネクタ機能を持つ半導体装置用パッケージとコネクタ機能を持つ半導体装置 | |
| KR800001583B1 (ko) | 전자시계 모듈의 제조방법 | |
| JPH0969587A (ja) | Ｂｇａ型半導体装置及びｂｇａモジュール | |
| JP2555991B2 (ja) | パッケージ | |
| JP2003133516A (ja) | 積層型半導体装置 | |
| JPS63147354A (ja) | 半導体集積回路用パツケ−ジ | |
| KR0184075B1 (ko) | 홈이 형성된 패키지 몸체를 갖는 3차원 적층형 패키지 | |
| JPH09107065A (ja) | 半導体装置 |