JPS6224609A - 減結合コンデンサとその製造方法 - Google Patents

減結合コンデンサとその製造方法

Info

Publication number
JPS6224609A
JPS6224609A JP61056060A JP5606086A JPS6224609A JP S6224609 A JPS6224609 A JP S6224609A JP 61056060 A JP61056060 A JP 61056060A JP 5606086 A JP5606086 A JP 5606086A JP S6224609 A JPS6224609 A JP S6224609A
Authority
JP
Japan
Prior art keywords
conductor
capacitor
leads
pseudo
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61056060A
Other languages
English (en)
Inventor
ドナルド・ピー・シリング
レイモンド・ジヨドイン
ジヨセフ・イー・ジヨンストン
ユージン・カスク
ウイリアム・エー・ワトソン
ジヨージ・エム・ヘルナンデス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rogers Corp
Original Assignee
Rogers Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rogers Corp filed Critical Rogers Corp
Publication of JPS6224609A publication Critical patent/JPS6224609A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、集積回路用減結合コンデンサの分野に関する
。詳しくは、新規且つ改良された減結合コンデンサ並び
にコンデンサがその4個のリード(それらのうちの2個
は電気的に不動の「擬似」ピン)を単一面上に含むリー
ドフレームから形成されているコンデンサの形成方法に
関する。このリードフレーム構造によって減結合コンデ
ンサはエンキャップ成形されて、二重インライン集積回
路または他の電子部品と共用される印刷配線板に自動挿
入できる減結合コンデンサとなる。
米国特許4502101(これは当醸受人に譲渡されて
おり、その全内容が描書において参考にされている)は
、集積回路パッケージ用減結合コンデンサを開示してい
る。この先行出願の減結合コンデンサは反対側を金属で
処理されたセラミック材料の薄い長方形チップであって
、長方形状のセラミックチップの対角に位置する一対の
隅に近い2点にチップの反対側上の金属処理された被覆
からのリードを備えている。2個のリードは下方に曲げ
られており、減結合コンデンサ組立体は非導電性材料の
被膜で包封される。該先行出願の教義に基づき、減結合
コンデンサは従来の二重インライン集積回路から延伸す
る二重のリードの間の場所に取り付けられる寸法とされ
る。減結合コンデンサからの2個のリードは印刷配線板
に、つまり接地並びに給電導体が接続される印刷配線板
スルーホールの中へ挿入される。次いで関係する集積回
路または、他の電子部品がコンデンサに置かれ、集積回
路または他の部品の給電リードは2個のコンデンサ・リ
ードが挿入されている印刷配線板の同じスルーホールに
位置するように配線板の中へ挿入される。
米国出願番号4502101の減結合コンデンサ上に対
角的に位置するリードすなわちピンは、減結合コンデン
サを自動的に印刷配線板に挿入することが要望される際
に問題を生じるのである。標準の自動挿入装置は、集積
回路素子を印刷配線板に挿入することに利用できる。標
準の自動挿入装置の挿入ヘッドは、集積回路の曲げられ
た端子ピンつまりリードの付近で集積回路をつかむ。集
積回路素子上には2個の対称列のピンがあるため、自動
挿入装置は集積回路素子を挿入のために対称的且つ安定
してつかむことができる。しかし、先願の米国特許番号
4502101の減結合コンデンサの挿入を同じ自動挿
入装置によって試みる際には、減結合コンデンサは2個
の対称列のピンではなくて長方形のコンデンサの対角的
に反対の隅に2個のピンしか持たないという事実の故に
、不安定な状態並びに不整合が生じる92個のピンしか
ないため、コンデンサは挿入ヘッド内で傾き、印刷配線
板の該当人におけるコンデンサ端子間に不整合が生じる
。
減結合コンデンサを印刷配線板に自動挿入することが特
に望ましく、また集積回路素子に用いた同じ自動挿入装
置による自動挿入を行うこンデンサに関しては、その電
子的な使用性や有効性の観点からではなく、むしろそれ
を大量組立技術に適合させるという観点から重大な問題
が生じるのである。
自動挿入用能で、気密的に密封され、さらに自動化され
た組立工程で製造できる減結合コンデンサ構造に対する
必要も、存在する。
米国特許番号4475143(当鎗受入に譲渡された)
は、減結合コンデンサ組立体に擬似ピンつまり安定用の
ピンを配設することによって上述の自動挿入の問題を解
決するための方法を開示している。米国特許番号449
1895゜4494169.4494170.4497
012米国特許出願番号551576、現在の米国特許
番号551468、現在の米国特許番号4532572
は、すべて当譲受人に鎮渡されているが、これらは擬似
ピンすなわち成形された安定用ラグを持つ減結合コンデ
ンサの他の構造並びにその製作方法を提供するものであ
る。
済み特許並びに係属出願において開示された形式の減結
合コンデンサは、それらが2層の組立体から構成されて
いるため、それらをエンキャップ成形工程に入れること
は容易でない。すなわち、それらは2個のリードを持つ
上部導体と2個のリードを持つ下部導体から成り、各導
体からのひとつのリードは電気的に不働の[擬側リード
である。遺憾ながら、現在用いられているこれらの減結
合コンデンサの組立方法は、適切なエンキャップ成形に
必要とされる2つの導電層間の平行度及び垂直度の公差
を維持していない。エンキャップ成形されたパッケージ
がコンデンサの周辺保護を提供し、また適合した集積回
路DIP挿入装置を用いた自動挿入に必要とされる寸法
安定性、大きさ、重量などを提供するために重要である
ことは、当業者によって理解されるであろう。
それに加えて、また同様に重要なことであるが、上述の
論究された形式(すなわち、擬似リードを含む)の減結
合コンデンサのために目下用いられている製造工程は、
減結合コンデンサ機器用の容量性素子として複層半導体
セラミックコンデンサ・チップを組み込むのに特に適し
ているわけではない。実際に、この状況のため、容量性
素子が単位容積当り限定されたキャパシタンスの単層コ
ンデンサであるように制約されている。しかし、2個の
リードしか持たない(すなわち、擬似リードを持たない
)複層セラミックコンデンサ・チップを有する減結合コ
ンデンサの製造方法が、米国特許出願番号690117
現在の米国特許番号       において開示されて
いるが、これは当譲受人に譲渡される。
より速くまたより電力を消費する新世代の集積回路機器
(すなわち、256にメモリー集積回路)を減結合する
際に用いられる高度キャパシタンス容積を持つ効率的且
つ経済的な減結合コンデンサ並びにその製造方法に対す
る要望かあることを理解すべきである。
先行技術の上述及び他の諸問題は、本発明の新しく且つ
改良された減結合コンデンサとその製造方法とによって
解決され、あるいは実質的に軽減される。本発明の減結
合コンデンサは、単一面上にコンデンサの4個のリード
(それらのうちの2個は、電気的に不働の擬似リードで
ある)を含むリードフレームから形成される。
そのようなリードフレームを用いることにより、優れた
効率的なエンキャップ成形減結合コンデンサ・パッケー
ジのための寸法公差が自動的に与えられるであろう。こ
のようにして、本発明は気密的に密閉され、自動挿入可
能で、リードフレームから製作され、その後にエンキャ
ップ成形工程か行われる改良された減結合コンデンサの
構造とそれを製造する方法を提供する。
本発明の方法の第1の実施態様にしたがって、下部導体
と4個のリードが導電性材料の連続帯から作られる。リ
ードのうちの1個は下部導体に固着しているが、他の3
個のリードは下部導体から絶縁されている。次いで、単
層セラミックチップと上部導体か下部導体上にのせられ
て下部導体の間にはさまれることになる。3個の電気的
に絶縁された(擬似)リードのうちの1個は、例えば曲
げた先端部を介して上部導体に電気的に接続されるため
、2個の電気的に能動のリード(各導体に1個接続)と
2個の電気的に不働の擬似リードが存在する、擬似リー
ドと能動リードは、互いにそれぞれ反対側に配設される
。最終的に、リード、セラミックコンデンサ、導体がす
べて、リードだけを包封材料から突き出した状態で、成
形工程によって包封される。その後で、減結合コンデン
サがリードフレームから切り離される。本発明の減結合
コンデンサは、このようにして、気密的にも密封され、
  。
また集積回路DIP挿入装置で処理できるように自動的
に挿入することもできるのである。
本発明の方法の第2の実施態様番こしたがって、それぞ
れに接続された1個のリードを持つ一対の導体が、導電
性材料の連続帯から形成される。
それぞれ導体と結合してはいるが、それから絶錫六餉ア
?λ2−赫小媚l+1111−1.’表 エ小零好61
ら形成される。その後、複層半導体セラミックコンデン
サが、2つの導体の間に(導体から形成される棚部材上
が望ましい)配設される。複層コンデンサは、それぞれ
各導体に接着している第1及び第2の導電性端面を含ん
でいる。その後、リードセラミックチップ、導体がすべ
て、リードだけを包封材料から突き出した状態で、成形
工程によって包封される。最終的に、減結合コンデンサ
がリードフレームから切り離される。本発明の減結合コ
ンデンサは、このようにして、気密的にも密封され、集
積回路DIP挿入装置に接続して用いるために自動的に
挿入することもできるのである。
本発明の上述並びに他の特徴及び長所は、以下の詳しい
説明及び図面から、当業者にとって明白であり、また理
解されるであろう。
本発明は、気密的に密封され、自動挿入可能で、リード
フレームから製作され、その後にエンキャップ成形工程
が行われる改良された減結合コンデンサの構造とそれを
製造する方法を提供する。第1図〜第12図は、その中
に平らな単層セラミックチップ・コンデンサを持つ包封
された減結合コンデンサを形成するための工程に関する
。第13図〜第21図は、その中に複層セラミックチッ
プ・コンデンサを持つリードフレームから成る包封され
た減結合コンデンサを形成するための工程に関する。
先ず第1図については、本発明にしたがって用いられる
リードフレームが、全体的に10として示されている。
リードフレーム10は連続した平らな導電性材料、つま
り銅の帯材であり、そのそれぞれの側端に沿って整合及
び搬送のための穴12があけられている。第1図が本発
明に基づく単層の減結合コンデンサを製作するために適
したリードフレームの小部分のみを示していることが、
理解されるであろう。さらにリードフレームは、その部
品かすべて堅固な打抜部品であることが望ましいという
ことが理解されるのであろう。したがって、所要のリー
ドフレーム形状は。何らかの適切な従来技術を用いて導
電性材料の帯材から不要な材料を除去することによって
作られる。リードフレーム10は一般的に長方形形状を
持つ底部すなわち下部の導体14を含むが、この導体は
4個の支持部材16を介してリードフレームの残部に接
合されている。
リードフレーム10は、さらに4個のリードすなわちピ
ン18 、20 、22 、24を含んでいる。減結合
コンデンサ製造工程のこの時点において、リード18は
下部導体14に機械的に接合している故に電気的に能動
なピンであるが、他のリード20.22.24は下部導
体14から絶縁されている故に電気的に不動の、すなわ
ち擬似のピンである。しかし、以下により詳しく論究さ
れるように、電気的に能動なり一ド18から対角の位置
にあるリード22は、リード18と同じ゛く電気的に能
動なリードへ変換される。
本発明の重要な特徴は、4個のリードつまりピン18,
20,22.24がすべて、同−千同時に製作されるた
め、成形工程(射出、トランスファー)に影響を及ぼす
必要な公差を維持することかできる。
第2図及び第3図においては、26(第3図)と表示さ
れる単層容量性セラミックチップが下部導体14上にの
せられ、適切な接着剤によって導体に接合される。容量
性セラミックチップ10は、平らな一般に長方形の板の
形状をしたチタンバリウムのようなセラミックコンデン
サ素子から成る。セラミックチップ26はその上1ご上
部導体つまり導体キャップ28を含むが、それはチップ
に接着的に接合されている。あるいは、それはセラミッ
クチップ26上の導電性材料の被覆物から構成されても
よい。セラミックチップ26と上部導体28は下部導体
14並びに能動ピン18及び擬似ピン20の部分(リー
ド20は、第2図に示されるように、能動ピン18の正
反対側に位置する)のすべての上に配置されて、それら
をおおう。2つの擬似リード22..L24は− コン
デンサチップ2日、J−枡触しないことに留意すべきで
ある。望ましいのは、擬似IJ −)’ 20 (能動
リードr8の反対側に位ii)が適切な被覆物、たとえ
ばンルダーマスクなどによってチップから電気的に絶縁
されることであろう。
尚も第2図及び第3図について、能動なIJ +ド18
に対して対角の反対側に位置する擬似リード22は、上
部導体28を介してセラミックチップ26に接触する。
導体28はセラミックチップに接着的に接合されており
、擬似リード22に対する電気的及び機械的結合を提供
する曲げられた端部30(第9図参照)を具備している
。したがって、上部導体28の曲げられた端部30と擬
似リード22との間の接触により、IJ −K 22は
電気的に能動なり一ド18(こ類似した電気的に能動な
リードとなる。曲げられた端部30をリード22に接合
することは、ハンダ、導電性接着剤、リベット留め、ス
プライニング、溶接、超音波溶接、あるいは他の適切な
方法によって達成できることが理解されるであろう。曲
げられた端部3oが上部導体28に設けられていないな
らば、代案として、ワイヤ接着技術が所要の擬似リード
22を能動リードにするために用いられる。したかって
、減結合コンデンサ製造工程におけるこの時点で、本発
明の部分的に組み立てられた減結合コンデンサは2個の
対角的に反対側に位置する電気的に能動なり一ド18及
び22と、2個の対角的に反対側に位置する電気曲番こ
不倒の擬似リード2o及び24を具備することが、理解
されるであろう。
次lζ第4図及び第5図について、本発明の減結合コン
デンサを製造する次工程では、支持部材つまり結合部材
16が除去される。これらの支持部材は導体部分14を
いくつかの加工工程の間、すなわち上部導体の取付は並
びに部品を共に接着ないし積層する間番こその位置に保
持する。これらの支持部材は最終の成形パッケージから
突き出して成形工程の妨げとなるので、工程のこの時点
Iこおいて除去されるのである。
第6図〜第8図に関して、リードフレーム1゜はエンキ
ャップ成形とパリ取りか行われた後のものが図示されて
いる。32と表示された成形包封は、あらゆる適切且つ
周知の成形手順を利用することができる。減結合コンデ
ンサ上には、それから突き出している2個の能動リード
18と22並びに2個の擬似リード20と24以外は何
らの露出した導電表面も残されていないことに留意すべ
きである。成形された包封材32は、減結合コンデンサ
34の種々の部品を気密的に密封し、またそれらを保護
する機能を果たす。成形後は、減結合コンデンサのパリ
取り工程を行うことが望ましい。パリ取りとは、成形中
にパッケージに付着した余分の包封材料を除去する工程
である。この余分の材料は、通常、金型の合わせ面のと
ころに最も多く生じる。リードフレーム組立体は、成形
工程前にピンの方向を正しくするためにひつくり返され
ていることが、理解されるであろう。
成形及びパリ取りの後、本発明1こ基づく、ま第1図〜
第4図において36 、38 、40.42と表示され
たいずれの支持構造物からも切り離される。好ましい実
施態様においては、少くとも一対の隔離部つまりライザ
44及び46が、クリーニング及び他の目的のために減
結合コンデンサを配線板から区切るために、減結合コン
デンサの中へ包封される。
第10図〜第12図においては、減結合コンデンサがト
リミングされ、また各リード18゜20.22.24が
それらの最終的且つ正しい方向に曲げられた後のものが
示されている。既述のよう1ζ、第9図は上部導体28
の曲げられた端部30がリード22に対する電気的及び
機械的接続を形成してリード22を擬似リードから能動
リードへ変換する様態を詳細6ζ示す横断面図である。
第1図〜第12図に示された方法により製作される本発
明の減結合コンデンサに基づいて、良好且つ有効にエン
キャップ成形された減結合差を維持する新規なリードフ
レーム10が利用される。既述のように、リードフレー
ム10は、単一平面上にコンデンサの4個のリードを含
む。
そのようなリードフレームを使用することによって、減
結合コンデンサのエンキャップ成形に必要な不可欠の寸
法公差が自動的に得られる。
最終的な減結合コンデンサ機器は、気密的に密封され、
さらに適合した集積回路DIP挿入装置を用いて自動的
に挿入可能なのである。
第13図〜第21図の論究1こ移るならば、本発明の他
の実施態様が示されているが、この場合には、複層の半
導体セラミックチップ・コンデンサ(MLC)が第1図
〜第12図の実施態様に関連した薄い平らな単層容量性
チップの代りに使用される。第13図では、リードフレ
ーム10(既述)と同じ方法で製作され、整合及び搬送
のための穴49を持つリードフレームが、全体的に50
と表示されている。リードフレーム50は、[HJ状の
部分つまり開口56によってその間が分離された2つの
導体部分52及び54を含む。導体52は、それに完全
に固着された電気的に能動なピンつまりリード58と、
空間62によってそれから絶縁されている電気的に不働
の擬似ピンつまりリード60とを含む。
同様に、導体54は、それに完全に固着された電気的に
能動なピンつまりリード64と、空間68によって導体
54から分離されている電気的に不働の擬似ピンつまり
リード66とを含む。
第1図〜第12図のリードフレーム101こ関して論究
されたように、リードフレーム50も、種々の工程中1
こ導体52.54並ひにリード58.60,64.66
をフレームに支持するいくつかの支持構造物を含む。こ
れらの支持構造物は、導体52及び54をリードフレー
ムの位置に保持する機能を果たす支持部材70,72゜
74.76と種々のリード58,60,64゜66に対
する支持を為す支持部材78 、80 。
82.84とを含む。
第15図及び第16図に言及するならば、複層セラミッ
クチップ・コンデンサを受容して保持するのに適した棚
部材が作られる。この棚部材は、支持部または棚を作る
ために曲げられる導体52及び54の2つの内側向きの
部材86と88から成る(第16図参照)。次に、複層
セラミックコンデンサ90が、各導体部材86゜88(
棚)に固着される。この固着は、ソルダーペーストある
いは他の適切な周知の方法によって行うことができる。
第18A図は、コンデンサ90と導体部材86との間の
固着部分を示す拡大図である。第18B図において示さ
れた代案の実施態様では、複層コンデンサチップに90
°または他の適切な角度を持つ端部92を具備すること
により、棚部材を作る工程が省略できる。複層コンデン
サと導体52及び54との間の接続を行うために、他の
適切で周知の構造、例えば突き合わせ接合あるいはタン
グが適用できるこ−とが、理解できるであろう。
望tLいことに、複層セラミックコンデンサ90は、セ
ラミック91と金属被覆の交互落屑を利用し、それぞれ
端板電極98及び100に接続された金属94及び96
の交互層を持つ市販形式のものであり、焼成されて一体
のブロックを形成する。しかし、他のどのような適切な
複層セラミックチップ構造であっても、本発明にしたが
って利用できることが理解されるであろう。
第19図〜第21図は、エンキャップ成形後、またいく
つかの支持構造物70〜84が切り離された後の複数セ
ラミックチップ・減結合コンデンサを示す。したがって
、全体的に102と表示された最終的な減結合コンデン
サ構造は、一対の電気的に絶縁された擬似リード6o及
び66と、それぞれ導体52及び54に完全に接合され
ている一対の電気的に能動なり一ド58及び64とを含
む。次いで、導体52及び54が、複層コンデンサ9o
の電極98と100にそれぞれ電気的に結合される。全
体の組立体は、さらに、2個の電気的に能動なリード5
8及び64並びに2個の電気的に不働のリード6o及び
66だけを外へ突き出した状態で、包封材料104でお
おわれる。
第1図〜第12図の単層チップの実施態様におけるよう
に、第13図〜第21図の複層セラミックチップの実施
態様も4個のり一ド58゜60.64.66のすべてを
単一平面に有するリードフレーム50を利用する。この
リードフレーム50を使用することにより、減結合コン
デンサ102のエンキャップ成形に対して必要とされる
寸法的に不可欠な公差が自動的に維持される。多くの応
用に対して、第13図〜第21図の減結合コンデンサ1
02は、第1図〜第12図の減結合コンデンサ34より
も好ましいと思われる。この理由は、減結合コンデンサ
102が高キャパシタンスの複層半導体セラミックチッ
プ・コンデンサ90を用いているからである。
そのようなコンデンサは、フラット・キャパシタンス対
温度特性のような他の望ましい性質に加えて、従来の平
らな単層セラミックコンデンサを用いて得られるよりも
、はるかに高いキャパシタンス値を提供する。
第13図〜第21図において示されるような本発明の実
施態様は、第1図〜第12図の単層コンデンサの態様よ
りも望ましいいくつかの他の特徴及び長所を提供する。
例えば、第1図〜第12図の減結合コンデンサ34を製
作する方法とは異なり、減結合コンデンサ102はコン
デンサチップ上に配設されるべき上部導体つまり導体キ
ャップを必要としない。また、コンデンサチップへの上
部及び下部導体の積層も、減結合コンデンサ102につ
いては不要である。
したがって、少くともこれらの2つの工程の削減は、減
結合コンデンサ102を製作するためのコスト及び製造
時間を(減結合コンデンサ34の製作に比べて)低減さ
せることが理解されるであろう。
好ましい実施態様が示されて説明されたが、それらに対
する種々の修正及び代案が、本発明の精神と範囲から逸
脱することなく行われ得るであろう。さらに、本発明は
限定によってではなく、例証によって説明されているこ
とが、理解されねばならない。
【図面の簡単な説明】
図面に言及するならば、同一の要素は、いくつかの図面
において同じ番号を付けられている。 第1図は、本発明にしたがってその中に単層セラミック
チップを持つ減結合コンデンサを形成するために用いら
れるリードフレームの平面図である。 第2図は、本発明の減結合コンデンサを形成するための
第1段階を示す第1図のリードフレームの平面図である
。 第3図は、第2図のリードフレームの側面図である。 第4図は、本発明の減結合コンデンサを形成するための
第2段階を示す第1図のリードフレームの平面図である
。 第5図は、第4図のリードフレームの側面図である。 第6図は、本発明の減結合コンデンサを形成小フ町−俵
ハ端り内軸を二+端1M小l−ピ11ノームの平面図で
ある。 第7図は、第6図のリードフレームの側面図であろう 第8図は、第6図のリードフレームの部分の横断面前面
図である。 第9図は、第10図の9−9線についての横断面前面図
である。 第10図は、その中に単層セラミックチップを含む本発
明の減結合コンデンサの平面図である。 第11図は、第10図の減結合コンデンサの側面図であ
る。 第12図は、第10図の減結合コンデンサの端面図であ
る。 第13図は、本発明にしたがってその中に複層セラミッ
クチップを持つ減結合コンデンサを形成するために用い
られるリードフレームの平面図である。 第14図は、第13図のリードフレームの側面図であ机 第15図は、本発明の減結合コンデンサの複層セラミッ
クチップ?形成するための第1段階を示す第13図のリ
ードフレームの平面図である0 第16図は、第15図のリードフレームの側面図である
。 第17図は、エンキャップ成形前の本発明にしたがった
複層チップ減結合フンデ〉すの側面図である。 第18A図は、第17図の減結合コンデンサの部分の拡
大された横断面前面図である。 第18B図は、選択案としての形状を示す第17図の減
結合コンデンサの部分の拡大された横断面前面図である
。 第19図は、エンキャップ成形後の、また第20図の1
9−19線についての第17図の減結合コンデンサの横
断面前面図である。 第19A図は、第19図の部分拡大図である。 第20図は、本発明にしたがった複層セラミクチツブ減
結合コンデンサの平面図である。 第21図は、第20図の複層セラミックチップ減結合コ
ンデンサの端面図である。 W許出)1人   ロジャース・コーボレイション「−
下 1へ 代  理  人   安   達   光   雄 し
ゴ亡j FIG + FIG、2                 FIG
、3FIG、 4             FIG、
 5FIG、6            FIG、 7
FIG、l○ FIG、 +5 oo           56 FIG、 +7 手続補正書(A弐゛p 昭和に7年7月27日 M86   口1.・・イース、コーセレイシク゛/ 
    、12字削除i・− 4、代理人 cA″?・・、(゛ヤ則ぺ・Aヤいtl。

Claims (1)

  1. 【特許請求の範囲】 1、接続された第1の能動のリードを持つ第1導体の形
    状を定めるために、また前記第1導体から絶縁された第
    2、第3、第4リードの形状を定めるために、前記第1
    、第2、第3、第4リードを同一平面上に持つ導電性材
    料の帯材から不要な材料を除去する段階と、 単層コンデンサ要素を前記第1導体上にのせ、前記コン
    デンサ要素が第1及び第2導電性端面を持ち、前記第1
    導電性端面が前記第1導体と電気的に接続し、前記コン
    デンサ要素が前記第1導体を実質的におおい、また第1
    及び第2リードを部分的におおう段階と、 第2導体を前記コンデンサ要素上にのせ、前記第2導電
    端が前記第2導体と電気的に接続する段階と、 前記第2導体と前記第3リードとの間に電気的及び機械
    的接続を形成する段階と、 上記のの諸要素を接合して組立体を形成する段階と、 前記組立体をエンキヤツプ成形して、前記第1、第2、
    第3、第4リードの部分を除く前記組立体のすべてを包
    封する段階とを含むコンデンサの製造方法。 2、前記第2導体と前記第3リードとの間の電気的及び
    機械的接続を形成する前記段階が、屈曲タングを前記第
    2導体の部分に配設する段階と、前記屈曲タングを前記
    第3リードへ接合する段階とから成る特許請求の範囲第
    1項記載の方法。 3、導電性材料の帯材から不要の材料を除去する前記段
    階がさらに、前記導電性帯材において前記第1導体を支
    持するための支持構造物を形成する段階と、エンキヤツ
    プ成形段階前に前記支持構造物を切り離す段階とを含む
    特許請求の範囲第1項記載の方法。 4、導電性材料の帯材から不要の材料を除去する前記段
    階がさらに、前記導電性帯材において前記第1、第2、
    第3、第4リードを支持するための支持構造物を形成す
    る段階と、エンキヤップ成形段階後に前記支持構造物を
    切り離す段階とを含む特許請求の範囲第1項記載の方法
    。 5、前記能動リードが対角的に反対の第1対の位置にあ
    り、また前記擬似リードが対角的に反対の第2対の位置
    にある特許請求の範囲第1項記載の方法。 6、前記第1及び第2導体を、導電性接着剤によつてコ
    ンデンサ要素の第1及び第2導電端面に接合することを
    含む特許請求の範囲第1項記載の方法。 7、導電性材料の前記帯材に整合穴を形成することを含
    む特許請求の範囲第1項記載の方法。 8、前記包封組立体上に少くともひとつのセットオフを
    形成することを含む特許請求の範囲第1項記載の方法。 9、第1電気導体と、 第2電気導体と、 第1位置の前記第1導体から延伸する第1能動リードと
    、 第2位置の前記第2導体から延伸する第2能動リードと
    、 前記第1または第2能動リードを前記第1または第2導
    体に電気的に接続するための装置と、一対の擬似リード
    において、前記擬似リードが前記第1及び第2導体から
    電気的に絶縁され、前記擬似リードのうちの第1リード
    が第3位置の前記第1導体から延伸し、また前記擬似リ
    ードのうちの第2リードが第4位置の前記第2導体から
    延伸している一対の擬似リードと、 前記第1及び第2能動リード並びに前記擬似リード対の
    少くとも一部分が、同一平面内にあることと、 前記第1及び第2導体間の単層容量性要素において、前
    記容量性要素が第1及び第2導電端面を有することと、 前記第1及び第2導体と前記容量性要素が共に接合され
    、前記第1導体と前記第1導電端面が電気的に接続され
    、また前記第2導体と前記第2導電端面が電気的に接続
    されていることと、さらに 前記導体及び容量性要素を包封しているエンキヤップ成
    形外被において、前記能動及び擬似リードが前記第1、
    第2、第3、第4位置の前記包封外被から延伸している
    ことを含むコンデンサ。 10、前記第1または第2能動リードを前記第1または
    第2導体に電気的に接続するための前記装置が、前記第
    1または第2導体の部分において前記第1または第2能
    動リードに電気的に接続されている屈曲タングから成る
    特許請求の範囲第9項記載のコンデンサ。 11、前記屈曲タングが、導電性接着剤によつて前記第
    1または第2能力リードに接合される特許請求の範囲第
    10項記載のコンデンサ。 12、前記容量性要素が、一対の導電端面を持つセラミ
    ック材料である特許請求の範囲第9項記載のコンデンサ
    。 13、前記能動リードが対角的に反対の第1対の位置に
    あり、また前記擬似リードが対角的に反対の第2対の位
    置にある特許請求の範囲第9項記載のコンデンサ。 14、前記包封外被上にセットオフ装置を含む特許請求
    の範囲第9項記載のコンデンサ。 15、前記第1または第2能動リードが、前記第1また
    は第2導体のひとつに完全に固着される特許請求の範囲
    第9項記載のコンデンサ。 16、コンデンサの導体と能動及び擬似リードを形成す
    る一対の縁帯材の間に位置する一連のコンデンサにおい
    て、前記コンデンサのそれぞれが、 第1電気導体と、 第2電気導体と 第1位置の前記第1導体から延伸する第1能動リードと
    、 第2位置の前記第2導体から延伸する第2能動リードと
    、 前記第1または第2能動リードを前記第1または第2導
    体に電気的に接続するための装置と、一対の擬似リード
    において、前記擬似リードが前記第1及び第2導体から
    電気的に絶縁され、前記擬似リードのうちの第1リード
    が第3位置の前記第1導体から延伸し、また前記擬似リ
    ードのうちの第2リードが第4位置の前記第2導体から
    延伸している一対の擬似リードと、 前記第1及び第2能動リード並びに前記擬似リード対の
    少くとも一部分が、同一平面内にあることと、 前記第1及び第2導体間の単層容量性要素において、前
    記容量性要素が第1及び第2導電端面を有することと、 前記第1及び第2導体と前記容量性要素が共に接合され
    、前記第1導体と前記第1導電端面が電気的に接続され
    、また前記第2導体と前記第2導電端面が電気的に接続
    されていることと、さらに 前記導体及び容量性要素を包封しているエンキヤツプ成
    形外被において、前記能動及び擬似リードが前記第1、
    第2、第3、第4位置の前記包封外被から延伸している
    エンキヤツプ成形外被とを有する一連のコンデンサ。 17、前記第1または第2能動リードを前記第1または
    第2導体に接続するための前記装置が、前記第1または
    第2導体の部分において前記第1または第2能動リード
    に電気的に接続されている屈曲タングから成る特許請求
    の範囲第16項記載のコンデンサ。 18、前記屈曲タングが、導電性接着剤によつて前記第
    1または第2能動リードに接合される特許請求の範囲第
    17項記載のコンデンサ。 19、前記容量性要素が、一対の導電端面を持つセラミ
    ック材料である特許請求の範囲第16項記載のコンデン
    サ。 20、前記能動リードが対角的に反対の第1対の位置に
    あり、また前記擬似リードが対角的に反対の第2対の位
    置にある特許請求の範囲第16項記載のコンデンサ。 21、前記包封外被上のセットオフ装置を含む特許請求
    の範囲第16項記載のコンデンサ。 22、前記第1または第2能動リードのひとつが、前記
    第1または第2導体のひとつに完全に固着される特許請
    求の範囲第16項記載のコンデンサ。 23、接続された第1の能動リードを持つ第1導体並び
    に接続された第2の能動リードを持つ第2導体の形状を
    定めるために導電性材料の帯材から不要な材料を除去す
    る段階と、 前記第1導体に結合してはいるが電気的にそれから絶縁
    されている第1擬似リード並びに前記第2導体に結合し
    てはいるが電気的にそれから絶縁されている第2擬似リ
    ードの形状を定めるために、前記第1及び第2能動リー
    ド並びに前記第1及び第2擬似リードを同一平面上に持
    つ導電性材料の前記帯材からさらに不要な材料を除去す
    る段階と、 前記第1導体と第2導体の間に複層コンデンサ要素を配
    置し、前記コンデンサ要素が第1及び第2導電性端面を
    持ち、前記第1導電性端面が前記第1導体と電気的に接
    続し、前記第2導電性端面が第2導体と電気的に接続す
    る段階と、上記の諸要素を接合して、前記第1及び第2
    導体並びに共に接合された前記複層コンデンサ要素を具
    備する組立体を形成する段階と、 前記組立体をエンキヤツプ成形して、前記第1及び第2
    能動リード並びに前記第1及び第2擬似リードの部分を
    除く前記組立体のすべてを包封する段階とを含むコンデ
    ンサの製造方法。 24、前記第1及び第2導体において支持装置を形成す
    る段階と、前記複層コンデンサ要素を前記支持装置にの
    せる段階とを含む特許請求の範囲第23項記載の方法。 25、前記支持装置が、前記第1導体における第1屈曲
    部分と前記第2導体における第2屈曲部分から成り、前
    記屈曲部分を内側に向けて棚形状を成すようにした特許
    請求の範囲第24項記載の方法。 26、第1タブを前記コンデンサ要素の前記第1導電性
    端面に設け、また第2タブを前記コンデンサ要素の前記
    第2導電性端面に設ける段階と、前記第1及び第2タブ
    をそれぞれ前記第1及び第2導体に接合する段階とを含
    む特許請求の範囲第23項記載の方法。 27、前記第1及び第2タブが90°の屈曲を有する特
    許請求の範囲第26項記載の方法。 28、前記導電性材料から不要な材料を除去する前記段
    階がさらに、前記第1及び第2導体を前記導電性帯材に
    おいて支持するための支持構造物を形成する段階と、 包封段階の前に前記支持構造物を切り離す段階とを含む
    特許請求の範囲第23項記載の方法。 29、前記導電性材料から不要な材料を除去する前記段
    階がさらに、前記第1及び第2リードと前記擬似リード
    を前記導電性帯材において支持するための支持構造物を
    形成する段階と、 包封段階の後で前記支持構造物を切り離す段階とを含む
    特許請求の範囲第23項記載の方法。 30、コンデンサ要素の前記第1及び第2導電性端面を
    導電性接着剤で接合することを含む特許請求の範囲第2
    3項記載の方法。 31、導電性材料の前記帯材において整合穴を形成する
    ことを含む特許請求の範囲第23項記載の方法。 32、前記能動リードが対角的に反対の第1対の位置に
    あり、また前記擬似リードが対角的に反対の第2対の位
    置にある特許請求の範囲第23項記載の方法。 33、前記容量性要素が、一対の導電性端面を備えた導
    電性交互薄層を有するセラミック材料である特許請求の
    範囲第23項記載の方法。 34、前記包封組立体上にセットオフ装置を設ける段階
    を含む特許請求の範囲第23項記載の方法。 35、第1電気導体と、 第2電気導体と、 第1位置の前記第1導体から延伸する第1能動リードと
    、 第2位置の前記第2導体から延伸する第2能動リードと
    、 前記第1導体と結合してはいるが、第3位置でそれから
    電気的に絶縁されている第1擬似リードと、 前記第2導体と結合してはいるが、第4位置でそれから
    電気的に絶縁されている第2擬似リードと、 前記第1及び第2能動リード並びに前記第1及び第2擬
    似リードの少くとも一部分が、同一平面内にあることと
    、 前記第1及び第2導体の間の複層容量性要素において、
    前記容量性要素が第1及び第2導電性端面を持ち、前記
    第1導電性端面が前記第1導体と電気的に接続しており
    、また前記第2導電性端面が前記第2導体と電気的に接
    続している複層容量性要素と、さらに 前記導体及び容量性要素を包封しているエンキヤップ成
    形外被において、前記能動及び擬似リードが前記第1、
    第2、第3、第4位置の前記包封外被から延伸している
    ことを含むコンデンサ。 36、前記第1及び第2導体の支持装置において、前記
    複層容量性要素が前記支持装置上に位置するようにした
    特許請求の範囲第35項記載のコンデンサ。 37、前記支持装置が前記第1導体における第1屈曲部
    分と前記第2導体における第2屈曲部分とから成り、前
    記屈曲部分を内側に向けて棚形状を成すようにした特許
    請求の範囲第36項記載のコンデンサ。 38、前記容量性要素の前記第1導電性端面上の第1タ
    ブ装置と、 前記容量性要素の前記第2導電性端面上の第2タブ装置
    と、さらに 前記第1及び第2タブ装置が、それぞれ前記第1及び第
    2導体に接合されていることを含む特許請求の範囲第3
    5項記載のコンデンサ。 39、前記第1及び第2タブが、90°の屈曲を有する
    特許請求の範囲第38項記載のコンデンサ。 40、前記容量性要素の前記第1及び第2導電性端面が
    、それぞれ前記第1及び第2導体に接合されている特許
    請求の範囲第35項記載のコンデンサ。 41、前記接合が、導電性接着剤によつて達成される特
    許請求の範囲第40項記載のコンデンサ。 42、前記接合が、導電性接着剤によつて達成される特
    許請求の範囲第38項記載のコンデンサ。 43、前記能動リードが対角的に反対の第1対の位置に
    あり、また前記擬似リードが対角的に反対の第2対の位
    置にある特許請求の範囲第35項記載のコンデンサ。 44、前記容量性要素が、一対の導電性端面を備えた導
    電性交互薄層を有するセラミック材料である特許請求の
    範囲第35項記載のコンデンサ。 45、前記包封組立体上にセットオフ装置を含む特許請
    求の範囲第35項記載のコンデンサ。 46、コンデンサの一対の導体並びに能動及び擬似リー
    ドを形成する一対の縁帯材の間に位置する一連のコンデ
    ンサにおいて、前記コンデンサのそれぞれが、 第1電気導体と、 第2電気導体と、 第1位置の前記第1導体から延伸する第1能動リードと
    、 第2位置の前記第2導体から延伸する第2能動リードと
    、 前記第1導体と結合してはいるが、第3位置でそれから
    電気的に絶縁されている第1擬似リードと、 前記第2導体と結合してはいるが、第4位置でそれから
    電気的に絶縁されている第2擬似リードと、 前記第1及び第2能動リード並びに前記第1及び第2擬
    似リードの少くとも一部分が、同一平面内にあることと
    、 前記第1及び第2導体の間の複層容量性要素において、
    前記容量性要素が第1及び第2導電性端面を持ち、前記
    第1導電性端面が前記第1導体と電気的に接続しており
    、また前記第2導電性端面が前記第2導体と電気的に接
    続している複層容量性要素と、さらに 前記導体及び容量性要素を包封しているエンキヤツプ成
    形外被において、前記能動及び擬似リードが前記第1、
    第2、第3、第4位置の前記包封外被から延伸している
    ことを含む一連のコンデンサ。 47、前記第1及び第2導体における支持装置を含み、
    前記複層容量性要素が前記支持装置上に位置している特
    許請求の範囲第46項記載のコンデンサ。 48、前記支持装置が前記第1導体における第1屈曲部
    分と前記第2導体における第2屈曲部分から成り、前記
    屈曲部分が内側に向けられて棚形状を成している特許請
    求の範囲第47項記載のコンデンサ。 49、前記容量性要素の前記第1導電性端面上の第1タ
    ブ装置と、 前記容量性要素の前記第2導電性端面上の第2タブ装と
    、さらに 前記第1及び第2タブ装置が、それぞれ前記第1及び第
    2導体に接合されていることを含む特許請求の範囲第4
    6項記載のコンデンサ。 50、前記第1及び第2タブが、90°の屈曲を有する
    特許請求の範囲第49項記載のコンデンサ。 51、前記容量性要素の前記第1及び第2導電性端面が
    、それぞれ前記第1及び第2導体に接合されている特許
    請求の範囲第29項記載のコンデンサ。 52、前記接合が、導電性接着剤によつて達成される特
    許請求の範囲第51項記載のコンデンサ。 53、前記接合が、導電性接着剤によつて達成される特
    許請求の範囲第49項記載のコンデンサ。 54、前記能動リードが対角的に反対の第1対の位置に
    あり、また前記擬似リードが対角的に反対の第2対の位
    置にある特許請求の範囲第46項記載のコンデンサ。 55、前記容量性要素が、一対の導電性端面を備えた導
    電性交互薄層を有するセラミック材料である特許請求の
    範囲第46項記載のコンデンサ。 56、前記包封組立体上にセットオフ装置を含む特許請
    求の範囲第46項記載のコンデンサ。
JP61056060A 1985-03-13 1986-03-13 減結合コンデンサとその製造方法 Pending JPS6224609A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US711393 1985-03-13
US711478 1985-03-13
US06/711,393 US4630170A (en) 1985-03-13 1985-03-13 Decoupling capacitor and method of manufacture thereof

Publications (1)

Publication Number Publication Date
JPS6224609A true JPS6224609A (ja) 1987-02-02

Family

ID=24857912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61056060A Pending JPS6224609A (ja) 1985-03-13 1986-03-13 減結合コンデンサとその製造方法

Country Status (3)

Country Link
US (1) US4630170A (ja)
JP (1) JPS6224609A (ja)
IT (1) IT1207291B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166570A (en) * 1990-06-08 1992-11-24 Murata Manufacturing Co. Ltd. Electronic component
US5667388A (en) * 1994-11-14 1997-09-16 Intel Corporation Printed circuit board adapter carrier for input/output cards
US6081416A (en) * 1998-05-28 2000-06-27 Trinh; Hung Lead frames for mounting ceramic electronic parts, particularly ceramic capacitors, where the coefficient of thermal expansion of the lead frame is less than that of the ceramic
US7489219B2 (en) * 2003-07-16 2009-02-10 Marvell World Trade Ltd. Power inductor with reduced DC current saturation
US7307502B2 (en) * 2003-07-16 2007-12-11 Marvell World Trade Ltd. Power inductor with reduced DC current saturation
US7023313B2 (en) * 2003-07-16 2006-04-04 Marvell World Trade Ltd. Power inductor with reduced DC current saturation
US8324872B2 (en) 2004-03-26 2012-12-04 Marvell World Trade, Ltd. Voltage regulator with coupled inductors having high coefficient of coupling
EP3063778A4 (en) 2013-10-29 2017-04-12 Kemet Electronics Corporation Ceramic capacitors with improved lead designs

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521828A (en) * 1982-12-23 1985-06-04 At&T Technologies, Inc. Component module for piggyback mounting on a circuit package having dual-in-line leads
US4494169A (en) * 1983-11-14 1985-01-15 Rogers Corporation Decoupling capacitor and method of manufacture thereof

Also Published As

Publication number Publication date
IT1207291B (it) 1989-05-17
IT8619723A0 (it) 1986-03-12
US4630170A (en) 1986-12-16

Similar Documents

Publication Publication Date Title
JP3011233B2 (ja) 半導体パッケージ及びその半導体実装構造
US4891687A (en) Multi-layer molded plastic IC package
US4038488A (en) Multilayer ceramic multi-chip, dual in-line packaging assembly
US4654472A (en) Electronic component package with multiconductive base forms for multichannel mounting
US6426549B1 (en) Stackable flex circuit IC package and method of making same
JP3499202B2 (ja) 半導体装置の製造方法
EP0311418B1 (en) Composite bead element
JPH03202400A (ja) 電子モジュールの封止方法及び該方法により作成されるマイクロモジュール
JPH0448767A (ja) 樹脂封止型半導体装置
JPS58111359A (ja) 集積回路装置
JP2885414B2 (ja) 半導体装置、その実装方法および電子装置
JPS59141216A (ja) 減結合コンデンサ−及びその製造法
US4594641A (en) Decoupling capacitor and method of formation thereof
JPH01261849A (ja) 半導体装置の製造方法
US5032953A (en) Surface mounted single in-line electronic component package with mounting projections and chamfered viewing edge
GB2199988A (en) Multi-layer molded plastic ic package
JPS60117609A (ja) 減結合コンデンサー及びそれの製造方法
JPH06140738A (ja) リードレスチップキャリア
US4630170A (en) Decoupling capacitor and method of manufacture thereof
JPH0437585B2 (ja)
US4622619A (en) Decoupling capacitor and method of manufacture thereof
JPH06177501A (ja) メモリモジュール
EP0142458A2 (en) Decoupling capacitor and method of manufacture thereof
JP3159950B2 (ja) 半導体パッケージ実装用ソケット
JPS63273340A (ja) 混成集積回路装置