JPH02228732A - Electronic computer - Google Patents
Electronic computerInfo
- Publication number
- JPH02228732A JPH02228732A JP4882289A JP4882289A JPH02228732A JP H02228732 A JPH02228732 A JP H02228732A JP 4882289 A JP4882289 A JP 4882289A JP 4882289 A JP4882289 A JP 4882289A JP H02228732 A JPH02228732 A JP H02228732A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- data
- ram
- parity check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は1例えば人工衛星、宇宙船、宇宙基地等に搭
載される計算機に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a computer mounted on, for example, an artificial satellite, a spacecraft, a space base, etc.
従来の電子計算機は大別して2つのタイプに分類される
。第3図は第1のタイプであるRAM 主体の電子計
算機の典型的構成(例えば、O,J。Conventional electronic computers can be broadly classified into two types. FIG. 3 shows a typical configuration of the first type of RAM-based computer (for example, O, J.
Theis、 ” 5pacecraft Compu
ters : 5tate−of −1he−Art
5urvey、 ” IEEE Trans、 on
Computers。Theis, ” 5pacecraft Comput
ters: 5tate-of-1he-Art
5urvey, ” IEEE Trans, on
Computers.
りI)、 85−97. Apr、 1983)を示す
ブロック図であり1図において(1)は中央処理装置(
以降、 CPUと略)、+21は読み出し専用メモリ(
以降、 ROMと略)。I), 85-97. (1) is a block diagram showing the central processing unit (Apr, 1983).
(hereinafter abbreviated as CPU), +21 is read-only memory (
(hereinafter abbreviated as ROM).
(31は読み書き可能メモリ(以降、 RAMと略)
# (41はバス(テータバス、アドレスバスIt U
’MJ a /< スから成る)、fcnはRAM及
び一部ROMに収納される搭載プログラム、(61はR
AM上のワークエリア(スタックエリアを含む)、■は
RAM上のスペアエリアである6図には示していないが
、これ以外にI10インタフェース、を源、クロック
(外部クロックを使用する場合もある)、DMAコント
ローラ、割シ込み処理回路、セーフティ回路等が付加さ
れる場合が多いが、ここでは本発明に直接関係しないの
で省略する。(31 is read/write memory (hereinafter abbreviated as RAM)
# (41 is a bus (data bus, address bus It U
``MJ a /<
The work area on the AM (including the stack area), ■ is the spare area on the RAM.6 Although not shown in the figure, there is also an I10 interface as a source, clock
(An external clock may be used in some cases), a DMA controller, an interrupt processing circuit, a safety circuit, etc. are often added, but these are omitted here because they are not directly related to the present invention.
第4図は従来の電子計算機の第2のタイプであるROM
主体の電子計算機の典型的構成 (例えば。Figure 4 shows ROM, the second type of conventional electronic computer.
Typical configuration of the main computer (e.g.
中用他[人工衛星搭載用計算機(OBC)の開発」第2
7回宇宙科学技術連合講演会、昭Sa)を示すブロック
図であ91図において(1)はCPU、 I2+はRO
M、 131はRAM 、 (41はバス、C5)はR
OMに収納された搭載プログラム、(6)はRAM上の
ワークエリア(スタックエリアを含む)、■はRAM上
のスペアエリアである。Intermediate use and others [Development of satellite onboard computer (OBC)] Part 2
In Figure 91, (1) is the CPU, and I2+ is the RO.
M, 131 is RAM, (41 is bus, C5) is R
The installed program stored in the OM, (6) is a work area (including a stack area) on RAM, and (2) is a spare area on RAM.
次にこれらの電子計算機の動作を説明する。Next, the operation of these electronic computers will be explained.
ROM +2+またはRAM f31に収納された搭載
プログラムはCPU (11によシバス(4)を介して
逐次読み出され。The installed program stored in the ROM +2+ or RAM f31 is sequentially read out by the CPU (11) via the server (4).
解読、処理されて電子計算機に要求されている入出力デ
ータ処理、制御計算、故障検知等の諸機能を果たす。こ
のとき、可変パラメータや中間データの収納場所、スタ
ック待避場所としてRAM上のワークエリア(6)がC
PU(1)の制御の下で適宜使用される。It is decoded and processed to perform various functions required of electronic computers, such as input/output data processing, control calculations, and failure detection. At this time, the work area (6) on the RAM is used as a storage area for variable parameters and intermediate data, and as a stack evacuation area.
It is used as appropriate under the control of PU (1).
従来の電子計算機のうち第1のタイプのRAM主体の計
算機は地上からの指令によってRAM上に収納されてい
る搭載プログラムを軌道上において書き換えたりスペア
エリアを使って搭載プログラムにパッチを当てたシする
。いわゆる軌道上再プログラムが可能であった。従って
、軌道上で不具合が発生した場合等に柔軟に対処するこ
とが可能であった。その反面、現在宇宙用のRAMとし
て使用されている半導体素子の多くが放射線に対して脆
弱であり、軌道上においてビットステータスが反転スる
いわゆるシングルイベントエラーをしばしば発生すると
いう大きな欠点を有してい友、そのため放射線のシール
ド対策が必要となるが、完全な防止は不可能である念め
、このタイプの電子計算機の多くはクリティカルなプロ
グラムやパラメータをよシ安全なROMに収納してエラ
ー発生時には一時的にROM上のプログラムを使用して
安全なモードに退避した上、 RAMにプログラムを
再ロードする等の処置が施されていた。しかし、この間
。Among conventional electronic computers, the first type of RAM-based computer is capable of rewriting on-board programs stored in RAM in orbit based on commands from the ground, or patching on-board programs using spare areas. . So-called in-orbit reprogramming was possible. Therefore, it was possible to flexibly deal with any problems that may occur in orbit. On the other hand, many of the semiconductor devices currently used as RAM for space applications are vulnerable to radiation, and have the major drawback of often causing so-called single event errors in which the bit status is reversed in orbit. Friend, radiation shielding measures are required for this reason, but to be sure that complete prevention is impossible, many of these types of computers store critical programs and parameters in a very safe ROM, so that they can be protected in the event of an error. Measures were taken such as temporarily evacuating to a safe mode using the program on ROM and then reloading the program to RAM. But during this time.
−時的ではあるがミッションを停止することが避けられ
なかつ念。このような不具合を回避する方策トシて、エ
ラーコレクションコード(FCC) ヲ使用する方法
もあるが、メモリ及び処理回路が増加するという難点が
あった。- Just in case it is unavoidable to stop the mission, albeit temporarily. To avoid such problems, there is a method of using an error correction code (FCC), but this method has the drawback of increasing memory and processing circuitry.
一方、第2のタイプであるROM主体の電子計算機では
、 ROMのビット反転に必要なエネルギーレベルが
RAMに比べてはるかに高いため放射線によるシングル
イベントエラーは問題にならず、この点で信頼性が高い
のが特徴であった。しかし、搭載プログラムがすべてR
OMに書かれているため軌道上再プログラムは一般に不
可能であり、軌道上での予期しない不具合の発生等に対
して柔軟に対応できないという欠点があった。On the other hand, in the second type of computer, which is based on ROM, the energy level required to flip bits in ROM is much higher than that in RAM, so single event errors caused by radiation are not a problem, and reliability is high in this respect. It was characterized by its high price. However, all installed programs are R
Since it is written in the OM, in-orbit reprogramming is generally impossible, and there is a drawback that it is not possible to respond flexibly to unexpected malfunctions in orbit.
この発明は従来の電子計算機における上記のような問題
点を解消するためになされたもので、従来のROM主体
の電子計算機が有する放射線に対する高い信頼性と、
RAM主体の電子計算機が有する軌道上再プログラム
機能によるシステムの柔軟性とを併せ持った電子計算機
を、特別なハードウェアを追加することなく得ることを
目的とする。This invention was made to solve the above-mentioned problems in conventional electronic computers, and has the high reliability against radiation that conventional ROM-based computers have,
The object of the present invention is to obtain an electronic computer that has system flexibility due to the in-orbit reprogramming function of a RAM-based computer without adding any special hardware.
この発明に係る電子計算機は、前記電子計算機の外部と
のデータの入出力を制御するプログラム(以下、コマン
ドプログラムと称す)とRAM上にプログラムをロード
するプログラム(以下、ソフトウェア初期設定プログラ
ムと称す)とRAMメモリのパリティチエツクを行うプ
ログラム(以下。The computer according to the present invention includes a program for controlling data input/output to/from the outside of the computer (hereinafter referred to as a command program) and a program for loading a program onto the RAM (hereinafter referred to as a software initialization program). and a program to check the parity of RAM memory (see below).
パリティチエツクプログラムと称す)を格納することの
できるメモリエリアをROM上に備え、さらにRAM上
に、モジュール化された(例えば、処理機能毎にまとめ
た)サブルーチンプログラム群と。A memory area is provided on the ROM that can store a parity check program (referred to as a parity check program), and a group of modularized subroutine programs (for example, grouped by processing function) is provided on the RAM.
サブルーチンプログラムの処理を制御するスケジューラ
プログラム等が埋め込まれたプログラムを格納すること
のできるメモリエリア備えたものである。It is provided with a memory area that can store programs in which a scheduler program and the like that control the processing of subroutine programs are embedded.
この発明における電子計算機は、コマンドプログラムi
ROM上に格納し、RAMメモリに異常が発注した時
、優先的に前記コマンドプログラムの処理が実施される
ようにしたことによって地上局と衛星の交信手段の宇宙
空間において遭遇する放射線に対して十分な安全性を確
保するとともに、軌道上で変更する必要が生じると思わ
れる搭載ブロクラムをRAM上に格納することによって
軌道上再プログラムを可能とする。The electronic computer in this invention has a command program i
The command program is stored in the ROM, and when an abnormality occurs in the RAM memory, the processing of the command program is executed preferentially, so that the communication means between the ground station and the satellite is sufficiently protected against radiation encountered in outer space. In addition to ensuring safety, on-board programmable programs that may need to be changed in orbit can be stored in RAM, making it possible to reprogram them in orbit.
以下、この発明の一実施例を図を用いて説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第1図におりて(1ンはCPU、 +2)#iRoM、
[31はRAM 。In Figure 1, (1 is CPU, +2) #iRoM,
[31 is RAM.
(4)はパス、(5)はROM121.及びRAM+3
1上の搭載プログラム、(6)はRAM上のワークエリ
ア、(71はROM(2)に格納されたソフトウェア初
期設定プログラム。(4) is the path, (5) is the ROM121. and RAM+3
(6) is a work area on RAM, (71 is a software initial setting program stored in ROM (2).
(8)は同じ(ROM +21上に格納されたパリティ
チエツクプログラム、(9)は同じ(ROM(21上に
格納されたコマンドブロクラム、αωはRAM上にロー
ドされたプログラム中のスケジューラプログラム、aυ
は同じぐRAM上にロードされなプログラム中のモジュ
ール化されたサブルーチンプログラム群である。(8) is the same (parity check program stored on ROM +21, (9) is the same (command program stored on ROM (21), αω is the scheduler program in the program loaded on RAM, aυ
is a group of modularized subroutine programs in a program that is not loaded onto the same RAM.
次にこの実施例の動作を説明する。Next, the operation of this embodiment will be explained.
ROM12+、及びRAM+31に収納されたプログラ
ムはCPU (11によりバス(4)を介して逐次読み
出され、解読、処理される。 RAM13+上のワーク
エリア(6)は。The programs stored in the ROM12+ and RAM+31 are sequentially read, decoded, and processed by the CPU (11) via the bus (4).The work area (6) on the RAM13+ is.
可変パラメータや中間データの収納場所、スタックエリ
ア等としてCPUの制御の下で使用される。It is used as a storage area for variable parameters and intermediate data, a stack area, etc. under the control of the CPU.
搭載プログラムのサブルーチンプログラム群(litの
実行は全てスケジューラプログラム01の下に行われる
。The subroutine program group (lit) of the installed programs are all executed under the scheduler program 01.
搭載プログラムの処理開始直後で必要と判断された時に
ソフトウェア初期設定プログラム(7)の処理が行われ
る。この処理によ、9 RAM上にスケジューラプログ
ラムαα、及びモジュール化されたサブルーチンプログ
ラム群Iが地上局からのデータによシ書き込む処理をす
る。The software initialization program (7) is executed when it is determined to be necessary immediately after the loading program starts processing. Through this process, the scheduler program αα and the modularized subroutine program group I perform a process of writing data from the ground station onto the RAM.
その後、制御はROM上のパリティチエツクプログラム
(8)に移シ処理が実施される。Thereafter, control is transferred to the parity check program (8) on the ROM.
パリティチエツクプログラム(8)では、 RAM
+31上のメモリを複数個のユニットメモリに分割して
。In the parity check program (8), the RAM
Divide the memory on +31 into multiple unit memories.
そのパリティチエツクを行う。この時、パリティチエツ
クエラーが生じると、処理の制御はROM(2)上のコ
マンドプログラム(9)K移る。コマンドブロクラム(
9)は地上局にパリティチエツクエラーが生じたRAM
メモリのユニットメモリのアドレス範囲を知らせ、地上
局からのデータによシそのRAMメモリのユニットメモ
リにはパリティチエツクエラーが生じないプログラムが
書き込まれる。また。Perform a parity check. At this time, if a parity check error occurs, processing control is transferred to command program (9)K on ROM (2). command blockrum (
9) is the RAM where a parity check error occurred at the ground station.
The address range of the unit memory of the memory is notified, and a program that does not cause a parity check error is written in the unit memory of the RAM memory based on data from the ground station. Also.
パリティチエツクエラーが住じなり時は、その後のスケ
ジューラプログラムααの処理が進められる。When a parity check error occurs, subsequent processing of the scheduler program αα proceeds.
そして、スケジューラプログラムalの処理が終了する
と、処理の制御はROM+21上のコマンドプログラム
(9)に啓り、正常時の地上局とのデータ交信処理が行
われる。When the processing of the scheduler program al is completed, control of the processing is given to the command program (9) on the ROM+21, and data communication processing with the ground station during normal operation is performed.
尚、スケジューラプログラムαυの中のサブルーチンコ
ール命令では指定のサブルーチンプログラムを呼び出し
、サブルーチンブロクラムの処理が実施される。Note that a subroutine call instruction in the scheduler program αυ calls a specified subroutine program and processes the subroutine block.
この時、地上からのコマンド等罠よりRAMメモリのパ
リティチエツクのあるユニットメモリの一部が書き換え
られ始めると、パリティチエツクプログラム(8)の処
理でパリティチエツクエラーが生じ、 RAM+31メ
モリのプログラムが地上局からのデータによりそのユニ
ットメモリが完全に書き換えられる壕でコマンドプログ
ラム(9)の処理が優先される。At this time, if a part of the unit memory with a parity check in the RAM memory starts to be rewritten due to commands or other traps from the ground, a parity check error occurs in the processing of the parity check program (8), and the program in the RAM + 31 memory is transferred to the ground station. Processing of the command program (9) is prioritized in the trench where the unit memory is completely rewritten with data from the unit.
第2図は、上記実施例における搭載プログラムが実行を
開始してから、ソフトウェア初期設定プログラム(7)
の処理をし、その後パリティチエツクプログラム(8)
の処理をした後、コマンドプログラム(9)の処理、あ
るいは、スフジューラブログラムα0の中のサブルーチ
ンコール命令を実行し、サブルーチンプログラムが処理
を実行し、コマンドプロゲラA +91の処理をする手
PjAを詳細に説明したフローチャートである。(5)
〜allは第1図と同じものである。naはRAM+3
1メモリのワークエリア(61以外のマモリの分割され
たユニットメモリである。FIG. 2 shows the software initialization program (7) after the installed program in the above embodiment starts execution.
and then run the parity check program (8)
After processing the command program (9), or executing the subroutine call instruction in the SFJ program α0, the subroutine program executes the process, and the process of command progera A +91 is executed.PjA 2 is a flowchart explaining in detail. (5)
~all are the same as in FIG. na is RAM+3
1 memory work area (this is the divided unit memory of the memory other than 61).
図において、搭載プログラムの実行が開始(13シた直
後に1例えばワークエリア(6)のフラグ変砂等によシ
判断α4して必要と判断され走時、ソフトウェア初期設
定プログラム7(61の処理が実施される。In the figure, immediately after the execution of the onboard program starts (13), it is determined that it is necessary by α4, for example, due to flag change in the work area (6), and the software initialization program 7 (61 processing will be implemented.
これによ、j) RAM +31上にスケジューラプロ
グラムa1゜及びサブルーチンプログラム群(11+が
地上局からのデータによシ書き込まれる。As a result, the scheduler program a1° and the subroutine program group (11+) are written into the RAM +31 using the data from the ground station.
その後、パリティチエツクプログラム(8)の処理をし
、複数個のユニットメモリに分割されりRAMのメモリ
(12a)、 (1zb)、・・・について、パリティ
チエツクを行う。その結果1例えば、ユニットメモリ(
12a)にパリティチエツクエラーが生じたときは、処
理の制御はROM+21上のコマンドプログラム(91
に移る(矢印(15a) )、 iた。パリティチエツ
クエラーが生じない時は、処理の制御はRAM(2)上
のスケジューラプログラムαGに移る(矢印(1sb)
)。Thereafter, a parity check program (8) is executed to perform a parity check on the RAM memories (12a), (1zb), . . . which are divided into a plurality of unit memories. Result 1 For example, unit memory (
When a parity check error occurs in 12a), the processing is controlled by the command program (91
Move to (arrow (15a)), i. When no parity check error occurs, processing control is transferred to the scheduler program αG on RAM (2) (arrow (1sb)
).
コマンドプログラム(91の処理では地上局にパリティ
チエツクエラーが生じたRAMメモリのユニットメモ!
J (12a)のアドレス範囲を知らせ、地上局からの
データによりそのRAMメモリのユニットメモリ(t2
a)lcパリティチエツクエラーが生じないプログラム
を書き込む処理をする。Command program (In the process of 91, a parity check error occurred in the ground station. Unit memo of RAM memory!
J (12a) and uses the data from the ground station to update the unit memory (t2) of its RAM memory
a) Write a program that does not cause an lc parity check error.
パリティチエツクエラーが生じなく、スケジューラプロ
グラムαυの処理の中のサブルーチンコール命令(16
a)K遭遇すると、サブルーチン(11a)を呼び出し
く矢印α7+)処理をする。スケジューラプログラムα
・の処理が終了すると、処理の制御はROM+21上O
:Ivン)’7’O/ 5 ム(911c$D (矢印
us)。No parity check error occurs and the subroutine call instruction (16
a) When K is encountered, process arrow α7+) which calls subroutine (11a). Scheduler program α
When the processing of
:Ivn)'7'O/5mu(911c$D (arrow us).
正常時の地上局とのデータ交信処理が行われる。Data communication processing with the ground station during normal operation is performed.
この時、地上からのコマンド等忙より例えば。At this time, commands from the ground are busy, for example.
RAM +31上のあるユニットメモリ(12b)の一
部が書き換えられていると、パリティチエツクプログラ
ム(8)の処理において、パリティチエツクエラーが生
じ、処理の制御は、 RAM +31上のそのユニッ
トメモリが完全に書き換えられるまでコマンドプログラ
ム(9)の処理が優先される。If a part of a certain unit memory (12b) on RAM +31 has been rewritten, a parity check error will occur in the processing of the parity check program (8), and the processing control will be changed until the unit memory (12b) on RAM +31 is completely rewritten. Priority is given to the processing of the command program (9) until it is rewritten.
以上のようKして搭載プログラムの実行が順次行われ、
RAMメモリ上のを書き換えることによシ軌道上の
再プログラムが実現される。As described above, the installed programs are executed sequentially.
Reprogramming on the orbit is realized by rewriting the data on the RAM memory.
すべての搭載プログラムの処理が終了119すると。When the processing of all installed programs is completed 119.
再びCPU(11の制御の下で適当なタイミングで一連
の搭載プログラムの実行が開始される。Execution of a series of installed programs is started again at an appropriate timing under the control of the CPU (11).
なお、上記実施例により達成される軌道上再プログラム
機能は、軌道上だけでなく地上試験において診断プログ
ラムの挿入等の目的に使用することができ、試験の効率
向上、試験の質の向上等に大きな効果が期待できる。Note that the in-orbit reprogramming function achieved by the above embodiment can be used not only in orbit but also for purposes such as inserting diagnostic programs in ground tests, and can be used to improve test efficiency and quality. Great effects can be expected.
以上のように、この発明によれば電子計算機においてコ
マンドブロクラムROM上に格納し、 RAMメモリに
異常が発生した時、優先的に前記コマンドプログラムの
処理が実施されるようにすることによって地上局と衛里
の又信手段の宇宙空間において遭遇する放射線に対して
十分な安全性を確保するとともに、主な搭載プログラム
’i RAM上に収納することによって軌道上再プログ
ラムが可能となってシステムの柔軟性が著しく増すとい
う効果がある。As described above, according to the present invention, a command program is stored in a ROM in an electronic computer, and when an abnormality occurs in the RAM memory, processing of the command program is carried out preferentially, so that the command program can be executed at a ground station. In addition to ensuring sufficient safety against the radiation encountered in outer space, the main onboard programs can be reprogrammed in orbit by storing them in the RAM. This has the effect of significantly increasing flexibility.
第1図はこの発明の一実施例による電子計算機を示す構
成図、第2図はこの発明の一実施例による動作の詳細を
示すフローチャート、第3図及び第4図は従来の電子計
算機の代表的な2つのタイプを示す構成図である。
第1図において(11はCPU、 +21はROM、
43+はRAM 。
(4)はバス、(5)は搭載プログラム、(61はRA
M上のワークエリア、(7)はソフトウェア初期設定プ
ログラム、(8)はパリティチエツクプログラム、(9
)はコマンドプログラム、αυはスケジューラプログラ
ムr1Llはモジュール化さ九たサブルーチンプログラ
ム群、αtiはサブルーチンコール命令、 12Lji
;t、スペアエリアである。
また、第1図〜第4図において、同一符号は同一または
相当部分を示す。FIG. 1 is a configuration diagram showing an electronic computer according to an embodiment of the present invention, FIG. 2 is a flowchart showing details of the operation according to an embodiment of the present invention, and FIGS. 3 and 4 are representative of conventional electronic computers. FIG. 2 is a configuration diagram showing two types. In Figure 1 (11 is CPU, +21 is ROM,
43+ is RAM. (4) is the bus, (5) is the onboard program, (61 is the RA
Work area on M, (7) is software initial setting program, (8) is parity check program, (9
) is a command program, αυ is a scheduler program r1Ll is a group of modularized subroutine programs, αti is a subroutine call instruction, 12Lji
;t, it is a spare area. Moreover, in FIGS. 1 to 4, the same reference numerals indicate the same or corresponding parts.
Claims (1)
用メモリと、データの読み書き可能メモリとによつて構
成される電子計算機において、上記データの読み出し専
用メモリの中に、前記電子計算機の外部とのデータの入
出力を制御するプログラムを格納することのできるメモ
リエリアと、上記データの読み書き可能メモリ上にデー
タを書き込む処理をするプログラムを格納することので
きるメモリエリアと、前記データの読み書き可能メモリ
のメモリデータチェックを行うプログラムを格納するこ
とのできるメモリエリアを有し、かつ、上記データの読
み書き可能メモリの中に、サブルーチンプログラム群を
格納することのできるメモリエリアと、これらサブルー
チンプログラムを順次呼び出すスケジユーラプログラム
を格納することのできるメモリエリアとを備えた電子計
算機。In an electronic computer configured with a central processing unit that controls processing, a data read-only memory, and a data readable/writable memory, there is a memory that is connected to the outside of the computer in the data read-only memory. A memory area that can store a program that controls data input/output, a memory area that can store a program that writes data on the data read/write memory, and a memory area that can store a program that writes data on the data read/write memory. A memory area that can store a program for checking memory data, and a memory area that can store a group of subroutine programs in the memory that can read and write data, and a schedule for sequentially calling these subroutine programs. An electronic computer equipped with a memory area capable of storing Eura programs.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4882289A JPH02228732A (en) | 1989-03-01 | 1989-03-01 | Electronic computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4882289A JPH02228732A (en) | 1989-03-01 | 1989-03-01 | Electronic computer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02228732A true JPH02228732A (en) | 1990-09-11 |
Family
ID=12813916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4882289A Pending JPH02228732A (en) | 1989-03-01 | 1989-03-01 | Electronic computer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02228732A (en) |
-
1989
- 1989-03-01 JP JP4882289A patent/JPH02228732A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210854A (en) | System for updating program stored in eeprom by storing new version into new location and updating second transfer vector to contain starting address of new version | |
| US6834384B2 (en) | Methods and apparatus for upgrading firmware in an embedded system | |
| EP0554917B1 (en) | Digital signal processing system having two instruction memories accessed by a processor under control of host | |
| CN110928499B (en) | Flash memory embedded in chip, chip and starting method of chip | |
| US6546517B1 (en) | Semiconductor memory | |
| JP5203967B2 (en) | Method and system usable in sensor networks to handle memory failures | |
| EP3968162B1 (en) | Mitigating single-event upsets using containerization | |
| US20090217090A1 (en) | Method, operating system and computing hardware for running a computer program | |
| JP2000194455A (en) | Data processing device and data processing method | |
| JP5815212B2 (en) | Data writing method and system | |
| JP3055999B2 (en) | Microprogram control device group | |
| JPH01315830A (en) | Electronic computer | |
| JPH0225935A (en) | Electronic computer | |
| JPH02302825A (en) | Electronic computer | |
| JPH01120626A (en) | Electronic computer | |
| JPS62204336A (en) | Electronic computer | |
| JPH0447335A (en) | Electronic computer | |
| US12524304B2 (en) | Electronic device, electronic system, method for operating an electronic device, and method for operating an electronic system | |
| JPH0368023A (en) | Electronic computer | |
| JPH07168731A (en) | Electronic computer | |
| KR100506316B1 (en) | Interrupt handling of micro firmware loader on IC bus | |
| JPH01156833A (en) | Electronic computer | |
| JPH09167090A (en) | Electronic computer | |
| JPH02194434A (en) | Electronic computer | |
| JPH0452834A (en) | Electronic computer |