JPH02228732A - 電子計算機 - Google Patents
電子計算機Info
- Publication number
- JPH02228732A JPH02228732A JP4882289A JP4882289A JPH02228732A JP H02228732 A JPH02228732 A JP H02228732A JP 4882289 A JP4882289 A JP 4882289A JP 4882289 A JP4882289 A JP 4882289A JP H02228732 A JPH02228732 A JP H02228732A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- data
- ram
- parity check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は１例えば人工衛星、宇宙船、宇宙基地等に搭
載される計算機に関するものである。
載される計算機に関するものである。
従来の電子計算機は大別して２つのタイプに分類される
。第３図は第１のタイプであるＲＡＭ 主体の電子計
算機の典型的構成（例えば、Ｏ，Ｊ。
。第３図は第１のタイプであるＲＡＭ 主体の電子計
算機の典型的構成（例えば、Ｏ，Ｊ。
Ｔｈｅｉｓ、 ” ５ｐａｃｅｃｒａｆｔ Ｃｏｍｐｕ
ｔｅｒｓ ： ５ｔａｔｅ−ｏｆ −１ｈｅ−Ａｒｔ
５ｕｒｖｅｙ、 ” ＩＥＥＥ Ｔｒａｎｓ、 ｏｎ
Ｃｏｍｐｕｔｅｒｓ。
ｔｅｒｓ ： ５ｔａｔｅ−ｏｆ −１ｈｅ−Ａｒｔ
５ｕｒｖｅｙ、 ” ＩＥＥＥ Ｔｒａｎｓ、 ｏｎ
Ｃｏｍｐｕｔｅｒｓ。
りＩ）、 ８５−９７． Ａｐｒ、 １９８３）を示す
ブロック図であり１図において（１）は中央処理装置（
以降、 ＣＰＵと略）、＋２１は読み出し専用メモリ（
以降、 ＲＯＭと略）。
ブロック図であり１図において（１）は中央処理装置（
以降、 ＣＰＵと略）、＋２１は読み出し専用メモリ（
以降、 ＲＯＭと略）。
（３１は読み書き可能メモリ（以降、 ＲＡＭと略）
＃ （４１はバス（テータバス、アドレスバスＩｔ Ｕ
’ＭＪ ａ ／＜ スから成る）、ｆｃｎはＲＡＭ及
び一部ＲＯＭに収納される搭載プログラム、（６１はＲ
ＡＭ上のワークエリア（スタックエリアを含む）、■は
ＲＡＭ上のスペアエリアである６図には示していないが
、これ以外にＩ１０インタフェース、を源、クロック
（外部クロックを使用する場合もある）、ＤＭＡコント
ローラ、割シ込み処理回路、セーフティ回路等が付加さ
れる場合が多いが、ここでは本発明に直接関係しないの
で省略する。
＃ （４１はバス（テータバス、アドレスバスＩｔ Ｕ
’ＭＪ ａ ／＜ スから成る）、ｆｃｎはＲＡＭ及
び一部ＲＯＭに収納される搭載プログラム、（６１はＲ
ＡＭ上のワークエリア（スタックエリアを含む）、■は
ＲＡＭ上のスペアエリアである６図には示していないが
、これ以外にＩ１０インタフェース、を源、クロック
（外部クロックを使用する場合もある）、ＤＭＡコント
ローラ、割シ込み処理回路、セーフティ回路等が付加さ
れる場合が多いが、ここでは本発明に直接関係しないの
で省略する。
第４図は従来の電子計算機の第２のタイプであるＲＯＭ
主体の電子計算機の典型的構成 （例えば。
主体の電子計算機の典型的構成 （例えば。
中用他［人工衛星搭載用計算機（ＯＢＣ）の開発」第２
７回宇宙科学技術連合講演会、昭Ｓａ）を示すブロック
図であ９１図において（１）はＣＰＵ、 Ｉ２＋はＲＯ
Ｍ、 １３１はＲＡＭ 、 （４１はバス、Ｃ５）はＲ
ＯＭに収納された搭載プログラム、（６）はＲＡＭ上の
ワークエリア（スタックエリアを含む）、■はＲＡＭ上
のスペアエリアである。
７回宇宙科学技術連合講演会、昭Ｓａ）を示すブロック
図であ９１図において（１）はＣＰＵ、 Ｉ２＋はＲＯ
Ｍ、 １３１はＲＡＭ 、 （４１はバス、Ｃ５）はＲ
ＯＭに収納された搭載プログラム、（６）はＲＡＭ上の
ワークエリア（スタックエリアを含む）、■はＲＡＭ上
のスペアエリアである。
次にこれらの電子計算機の動作を説明する。
ＲＯＭ ＋２＋またはＲＡＭ ｆ３１に収納された搭載
プログラムはＣＰＵ （１１によシバス（４）を介して
逐次読み出され。
プログラムはＣＰＵ （１１によシバス（４）を介して
逐次読み出され。
解読、処理されて電子計算機に要求されている入出力デ
ータ処理、制御計算、故障検知等の諸機能を果たす。こ
のとき、可変パラメータや中間データの収納場所、スタ
ック待避場所としてＲＡＭ上のワークエリア（６）がＣ
ＰＵ（１）の制御の下で適宜使用される。
ータ処理、制御計算、故障検知等の諸機能を果たす。こ
のとき、可変パラメータや中間データの収納場所、スタ
ック待避場所としてＲＡＭ上のワークエリア（６）がＣ
ＰＵ（１）の制御の下で適宜使用される。
従来の電子計算機のうち第１のタイプのＲＡＭ主体の計
算機は地上からの指令によってＲＡＭ上に収納されてい
る搭載プログラムを軌道上において書き換えたりスペア
エリアを使って搭載プログラムにパッチを当てたシする
。いわゆる軌道上再プログラムが可能であった。従って
、軌道上で不具合が発生した場合等に柔軟に対処するこ
とが可能であった。その反面、現在宇宙用のＲＡＭとし
て使用されている半導体素子の多くが放射線に対して脆
弱であり、軌道上においてビットステータスが反転スる
いわゆるシングルイベントエラーをしばしば発生すると
いう大きな欠点を有してい友、そのため放射線のシール
ド対策が必要となるが、完全な防止は不可能である念め
、このタイプの電子計算機の多くはクリティカルなプロ
グラムやパラメータをよシ安全なＲＯＭに収納してエラ
ー発生時には一時的にＲＯＭ上のプログラムを使用して
安全なモードに退避した上、 ＲＡＭにプログラムを
再ロードする等の処置が施されていた。しかし、この間
。
算機は地上からの指令によってＲＡＭ上に収納されてい
る搭載プログラムを軌道上において書き換えたりスペア
エリアを使って搭載プログラムにパッチを当てたシする
。いわゆる軌道上再プログラムが可能であった。従って
、軌道上で不具合が発生した場合等に柔軟に対処するこ
とが可能であった。その反面、現在宇宙用のＲＡＭとし
て使用されている半導体素子の多くが放射線に対して脆
弱であり、軌道上においてビットステータスが反転スる
いわゆるシングルイベントエラーをしばしば発生すると
いう大きな欠点を有してい友、そのため放射線のシール
ド対策が必要となるが、完全な防止は不可能である念め
、このタイプの電子計算機の多くはクリティカルなプロ
グラムやパラメータをよシ安全なＲＯＭに収納してエラ
ー発生時には一時的にＲＯＭ上のプログラムを使用して
安全なモードに退避した上、 ＲＡＭにプログラムを
再ロードする等の処置が施されていた。しかし、この間
。
−時的ではあるがミッションを停止することが避けられ
なかつ念。このような不具合を回避する方策トシて、エ
ラーコレクションコード（ＦＣＣ） ヲ使用する方法
もあるが、メモリ及び処理回路が増加するという難点が
あった。
なかつ念。このような不具合を回避する方策トシて、エ
ラーコレクションコード（ＦＣＣ） ヲ使用する方法
もあるが、メモリ及び処理回路が増加するという難点が
あった。
一方、第２のタイプであるＲＯＭ主体の電子計算機では
、 ＲＯＭのビット反転に必要なエネルギーレベルが
ＲＡＭに比べてはるかに高いため放射線によるシングル
イベントエラーは問題にならず、この点で信頼性が高い
のが特徴であった。しかし、搭載プログラムがすべてＲ
ＯＭに書かれているため軌道上再プログラムは一般に不
可能であり、軌道上での予期しない不具合の発生等に対
して柔軟に対応できないという欠点があった。
、 ＲＯＭのビット反転に必要なエネルギーレベルが
ＲＡＭに比べてはるかに高いため放射線によるシングル
イベントエラーは問題にならず、この点で信頼性が高い
のが特徴であった。しかし、搭載プログラムがすべてＲ
ＯＭに書かれているため軌道上再プログラムは一般に不
可能であり、軌道上での予期しない不具合の発生等に対
して柔軟に対応できないという欠点があった。
この発明は従来の電子計算機における上記のような問題
点を解消するためになされたもので、従来のＲＯＭ主体
の電子計算機が有する放射線に対する高い信頼性と、
ＲＡＭ主体の電子計算機が有する軌道上再プログラム
機能によるシステムの柔軟性とを併せ持った電子計算機
を、特別なハードウェアを追加することなく得ることを
目的とする。
点を解消するためになされたもので、従来のＲＯＭ主体
の電子計算機が有する放射線に対する高い信頼性と、
ＲＡＭ主体の電子計算機が有する軌道上再プログラム
機能によるシステムの柔軟性とを併せ持った電子計算機
を、特別なハードウェアを追加することなく得ることを
目的とする。
この発明に係る電子計算機は、前記電子計算機の外部と
のデータの入出力を制御するプログラム（以下、コマン
ドプログラムと称す）とＲＡＭ上にプログラムをロード
するプログラム（以下、ソフトウェア初期設定プログラ
ムと称す）とＲＡＭメモリのパリティチエツクを行うプ
ログラム（以下。
のデータの入出力を制御するプログラム（以下、コマン
ドプログラムと称す）とＲＡＭ上にプログラムをロード
するプログラム（以下、ソフトウェア初期設定プログラ
ムと称す）とＲＡＭメモリのパリティチエツクを行うプ
ログラム（以下。
パリティチエツクプログラムと称す）を格納することの
できるメモリエリアをＲＯＭ上に備え、さらにＲＡＭ上
に、モジュール化された（例えば、処理機能毎にまとめ
た）サブルーチンプログラム群と。
できるメモリエリアをＲＯＭ上に備え、さらにＲＡＭ上
に、モジュール化された（例えば、処理機能毎にまとめ
た）サブルーチンプログラム群と。
サブルーチンプログラムの処理を制御するスケジューラ
プログラム等が埋め込まれたプログラムを格納すること
のできるメモリエリア備えたものである。
プログラム等が埋め込まれたプログラムを格納すること
のできるメモリエリア備えたものである。
この発明における電子計算機は、コマンドプログラムｉ
ＲＯＭ上に格納し、ＲＡＭメモリに異常が発注した時
、優先的に前記コマンドプログラムの処理が実施される
ようにしたことによって地上局と衛星の交信手段の宇宙
空間において遭遇する放射線に対して十分な安全性を確
保するとともに、軌道上で変更する必要が生じると思わ
れる搭載ブロクラムをＲＡＭ上に格納することによって
軌道上再プログラムを可能とする。
ＲＯＭ上に格納し、ＲＡＭメモリに異常が発注した時
、優先的に前記コマンドプログラムの処理が実施される
ようにしたことによって地上局と衛星の交信手段の宇宙
空間において遭遇する放射線に対して十分な安全性を確
保するとともに、軌道上で変更する必要が生じると思わ
れる搭載ブロクラムをＲＡＭ上に格納することによって
軌道上再プログラムを可能とする。
以下、この発明の一実施例を図を用いて説明する。
第１図におりて（１ンはＣＰＵ、 ＋２）＃ｉＲｏＭ、
［３１はＲＡＭ 。
［３１はＲＡＭ 。
（４）はパス、（５）はＲＯＭ１２１．及びＲＡＭ＋３
１上の搭載プログラム、（６）はＲＡＭ上のワークエリ
ア、（７１はＲＯＭ（２）に格納されたソフトウェア初
期設定プログラム。
１上の搭載プログラム、（６）はＲＡＭ上のワークエリ
ア、（７１はＲＯＭ（２）に格納されたソフトウェア初
期設定プログラム。
（８）は同じ（ＲＯＭ ＋２１上に格納されたパリティ
チエツクプログラム、（９）は同じ（ＲＯＭ（２１上に
格納されたコマンドブロクラム、αωはＲＡＭ上にロー
ドされたプログラム中のスケジューラプログラム、ａυ
は同じぐＲＡＭ上にロードされなプログラム中のモジュ
ール化されたサブルーチンプログラム群である。
チエツクプログラム、（９）は同じ（ＲＯＭ（２１上に
格納されたコマンドブロクラム、αωはＲＡＭ上にロー
ドされたプログラム中のスケジューラプログラム、ａυ
は同じぐＲＡＭ上にロードされなプログラム中のモジュ
ール化されたサブルーチンプログラム群である。
次にこの実施例の動作を説明する。
ＲＯＭ１２＋、及びＲＡＭ＋３１に収納されたプログラ
ムはＣＰＵ （１１によりバス（４）を介して逐次読み
出され、解読、処理される。 ＲＡＭ１３＋上のワーク
エリア（６）は。
ムはＣＰＵ （１１によりバス（４）を介して逐次読み
出され、解読、処理される。 ＲＡＭ１３＋上のワーク
エリア（６）は。
可変パラメータや中間データの収納場所、スタックエリ
ア等としてＣＰＵの制御の下で使用される。
ア等としてＣＰＵの制御の下で使用される。
搭載プログラムのサブルーチンプログラム群（ｌｉｔの
実行は全てスケジューラプログラム０１の下に行われる
。
実行は全てスケジューラプログラム０１の下に行われる
。
搭載プログラムの処理開始直後で必要と判断された時に
ソフトウェア初期設定プログラム（７）の処理が行われ
る。この処理によ、９ ＲＡＭ上にスケジューラプログ
ラムαα、及びモジュール化されたサブルーチンプログ
ラム群Ｉが地上局からのデータによシ書き込む処理をす
る。
ソフトウェア初期設定プログラム（７）の処理が行われ
る。この処理によ、９ ＲＡＭ上にスケジューラプログ
ラムαα、及びモジュール化されたサブルーチンプログ
ラム群Ｉが地上局からのデータによシ書き込む処理をす
る。
その後、制御はＲＯＭ上のパリティチエツクプログラム
（８）に移シ処理が実施される。
（８）に移シ処理が実施される。
パリティチエツクプログラム（８）では、 ＲＡＭ
＋３１上のメモリを複数個のユニットメモリに分割して
。
＋３１上のメモリを複数個のユニットメモリに分割して
。
そのパリティチエツクを行う。この時、パリティチエツ
クエラーが生じると、処理の制御はＲＯＭ（２）上のコ
マンドプログラム（９）Ｋ移る。コマンドブロクラム（
９）は地上局にパリティチエツクエラーが生じたＲＡＭ
メモリのユニットメモリのアドレス範囲を知らせ、地上
局からのデータによシそのＲＡＭメモリのユニットメモ
リにはパリティチエツクエラーが生じないプログラムが
書き込まれる。また。
クエラーが生じると、処理の制御はＲＯＭ（２）上のコ
マンドプログラム（９）Ｋ移る。コマンドブロクラム（
９）は地上局にパリティチエツクエラーが生じたＲＡＭ
メモリのユニットメモリのアドレス範囲を知らせ、地上
局からのデータによシそのＲＡＭメモリのユニットメモ
リにはパリティチエツクエラーが生じないプログラムが
書き込まれる。また。
パリティチエツクエラーが住じなり時は、その後のスケ
ジューラプログラムααの処理が進められる。
ジューラプログラムααの処理が進められる。
そして、スケジューラプログラムａｌの処理が終了する
と、処理の制御はＲＯＭ＋２１上のコマンドプログラム
（９）に啓り、正常時の地上局とのデータ交信処理が行
われる。
と、処理の制御はＲＯＭ＋２１上のコマンドプログラム
（９）に啓り、正常時の地上局とのデータ交信処理が行
われる。
尚、スケジューラプログラムαυの中のサブルーチンコ
ール命令では指定のサブルーチンプログラムを呼び出し
、サブルーチンブロクラムの処理が実施される。
ール命令では指定のサブルーチンプログラムを呼び出し
、サブルーチンブロクラムの処理が実施される。
この時、地上からのコマンド等罠よりＲＡＭメモリのパ
リティチエツクのあるユニットメモリの一部が書き換え
られ始めると、パリティチエツクプログラム（８）の処
理でパリティチエツクエラーが生じ、 ＲＡＭ＋３１メ
モリのプログラムが地上局からのデータによりそのユニ
ットメモリが完全に書き換えられる壕でコマンドプログ
ラム（９）の処理が優先される。
リティチエツクのあるユニットメモリの一部が書き換え
られ始めると、パリティチエツクプログラム（８）の処
理でパリティチエツクエラーが生じ、 ＲＡＭ＋３１メ
モリのプログラムが地上局からのデータによりそのユニ
ットメモリが完全に書き換えられる壕でコマンドプログ
ラム（９）の処理が優先される。
第２図は、上記実施例における搭載プログラムが実行を
開始してから、ソフトウェア初期設定プログラム（７）
の処理をし、その後パリティチエツクプログラム（８）
の処理をした後、コマンドプログラム（９）の処理、あ
るいは、スフジューラブログラムα０の中のサブルーチ
ンコール命令を実行し、サブルーチンプログラムが処理
を実行し、コマンドプロゲラＡ ＋９１の処理をする手
ＰｊＡを詳細に説明したフローチャートである。（５）
〜ａｌｌは第１図と同じものである。ｎａはＲＡＭ＋３
１メモリのワークエリア（６１以外のマモリの分割され
たユニットメモリである。
開始してから、ソフトウェア初期設定プログラム（７）
の処理をし、その後パリティチエツクプログラム（８）
の処理をした後、コマンドプログラム（９）の処理、あ
るいは、スフジューラブログラムα０の中のサブルーチ
ンコール命令を実行し、サブルーチンプログラムが処理
を実行し、コマンドプロゲラＡ ＋９１の処理をする手
ＰｊＡを詳細に説明したフローチャートである。（５）
〜ａｌｌは第１図と同じものである。ｎａはＲＡＭ＋３
１メモリのワークエリア（６１以外のマモリの分割され
たユニットメモリである。
図において、搭載プログラムの実行が開始（１３シた直
後に１例えばワークエリア（６）のフラグ変砂等によシ
判断α４して必要と判断され走時、ソフトウェア初期設
定プログラム７（６１の処理が実施される。
後に１例えばワークエリア（６）のフラグ変砂等によシ
判断α４して必要と判断され走時、ソフトウェア初期設
定プログラム７（６１の処理が実施される。
これによ、ｊ） ＲＡＭ ＋３１上にスケジューラプロ
グラムａ１゜及びサブルーチンプログラム群（１１＋が
地上局からのデータによシ書き込まれる。
グラムａ１゜及びサブルーチンプログラム群（１１＋が
地上局からのデータによシ書き込まれる。
その後、パリティチエツクプログラム（８）の処理をし
、複数個のユニットメモリに分割されりＲＡＭのメモリ
（１２ａ）、 （１ｚｂ）、・・・について、パリティ
チエツクを行う。その結果１例えば、ユニットメモリ（
１２ａ）にパリティチエツクエラーが生じたときは、処
理の制御はＲＯＭ＋２１上のコマンドプログラム（９１
に移る（矢印（１５ａ） ）、 ｉた。パリティチエツ
クエラーが生じない時は、処理の制御はＲＡＭ（２）上
のスケジューラプログラムαＧに移る（矢印（１ｓｂ）
）。
、複数個のユニットメモリに分割されりＲＡＭのメモリ
（１２ａ）、 （１ｚｂ）、・・・について、パリティ
チエツクを行う。その結果１例えば、ユニットメモリ（
１２ａ）にパリティチエツクエラーが生じたときは、処
理の制御はＲＯＭ＋２１上のコマンドプログラム（９１
に移る（矢印（１５ａ） ）、 ｉた。パリティチエツ
クエラーが生じない時は、処理の制御はＲＡＭ（２）上
のスケジューラプログラムαＧに移る（矢印（１ｓｂ）
）。
コマンドプログラム（９１の処理では地上局にパリティ
チエツクエラーが生じたＲＡＭメモリのユニットメモ！
Ｊ （１２ａ）のアドレス範囲を知らせ、地上局からの
データによりそのＲＡＭメモリのユニットメモリ（ｔ２
ａ）ｌｃパリティチエツクエラーが生じないプログラム
を書き込む処理をする。
チエツクエラーが生じたＲＡＭメモリのユニットメモ！
Ｊ （１２ａ）のアドレス範囲を知らせ、地上局からの
データによりそのＲＡＭメモリのユニットメモリ（ｔ２
ａ）ｌｃパリティチエツクエラーが生じないプログラム
を書き込む処理をする。
パリティチエツクエラーが生じなく、スケジューラプロ
グラムαυの処理の中のサブルーチンコール命令（１６
ａ）Ｋ遭遇すると、サブルーチン（１１ａ）を呼び出し
く矢印α７＋）処理をする。スケジューラプログラムα
・の処理が終了すると、処理の制御はＲＯＭ＋２１上Ｏ
：Ｉｖン）’７’Ｏ／ ５ ム（９１１ｃ＄Ｄ （矢印
ｕｓ）。
グラムαυの処理の中のサブルーチンコール命令（１６
ａ）Ｋ遭遇すると、サブルーチン（１１ａ）を呼び出し
く矢印α７＋）処理をする。スケジューラプログラムα
・の処理が終了すると、処理の制御はＲＯＭ＋２１上Ｏ
：Ｉｖン）’７’Ｏ／ ５ ム（９１１ｃ＄Ｄ （矢印
ｕｓ）。
正常時の地上局とのデータ交信処理が行われる。
この時、地上からのコマンド等忙より例えば。
ＲＡＭ ＋３１上のあるユニットメモリ（１２ｂ）の一
部が書き換えられていると、パリティチエツクプログラ
ム（８）の処理において、パリティチエツクエラーが生
じ、処理の制御は、 ＲＡＭ ＋３１上のそのユニッ
トメモリが完全に書き換えられるまでコマンドプログラ
ム（９）の処理が優先される。
部が書き換えられていると、パリティチエツクプログラ
ム（８）の処理において、パリティチエツクエラーが生
じ、処理の制御は、 ＲＡＭ ＋３１上のそのユニッ
トメモリが完全に書き換えられるまでコマンドプログラ
ム（９）の処理が優先される。
以上のようＫして搭載プログラムの実行が順次行われ、
ＲＡＭメモリ上のを書き換えることによシ軌道上の
再プログラムが実現される。
ＲＡＭメモリ上のを書き換えることによシ軌道上の
再プログラムが実現される。
すべての搭載プログラムの処理が終了１１９すると。
再びＣＰＵ（１１の制御の下で適当なタイミングで一連
の搭載プログラムの実行が開始される。
の搭載プログラムの実行が開始される。
なお、上記実施例により達成される軌道上再プログラム
機能は、軌道上だけでなく地上試験において診断プログ
ラムの挿入等の目的に使用することができ、試験の効率
向上、試験の質の向上等に大きな効果が期待できる。
機能は、軌道上だけでなく地上試験において診断プログ
ラムの挿入等の目的に使用することができ、試験の効率
向上、試験の質の向上等に大きな効果が期待できる。
以上のように、この発明によれば電子計算機においてコ
マンドブロクラムＲＯＭ上に格納し、 ＲＡＭメモリに
異常が発生した時、優先的に前記コマンドプログラムの
処理が実施されるようにすることによって地上局と衛里
の又信手段の宇宙空間において遭遇する放射線に対して
十分な安全性を確保するとともに、主な搭載プログラム
’ｉ ＲＡＭ上に収納することによって軌道上再プログ
ラムが可能となってシステムの柔軟性が著しく増すとい
う効果がある。
マンドブロクラムＲＯＭ上に格納し、 ＲＡＭメモリに
異常が発生した時、優先的に前記コマンドプログラムの
処理が実施されるようにすることによって地上局と衛里
の又信手段の宇宙空間において遭遇する放射線に対して
十分な安全性を確保するとともに、主な搭載プログラム
’ｉ ＲＡＭ上に収納することによって軌道上再プログ
ラムが可能となってシステムの柔軟性が著しく増すとい
う効果がある。
第１図はこの発明の一実施例による電子計算機を示す構
成図、第２図はこの発明の一実施例による動作の詳細を
示すフローチャート、第３図及び第４図は従来の電子計
算機の代表的な２つのタイプを示す構成図である。 第１図において（１１はＣＰＵ、 ＋２１はＲＯＭ、
４３＋はＲＡＭ 。 （４）はバス、（５）は搭載プログラム、（６１はＲＡ
Ｍ上のワークエリア、（７）はソフトウェア初期設定プ
ログラム、（８）はパリティチエツクプログラム、（９
）はコマンドプログラム、αυはスケジューラプログラ
ムｒ１Ｌｌはモジュール化さ九たサブルーチンプログラ
ム群、αｔｉはサブルーチンコール命令、 １２Ｌｊｉ
；ｔ、スペアエリアである。 また、第１図〜第４図において、同一符号は同一または
相当部分を示す。
成図、第２図はこの発明の一実施例による動作の詳細を
示すフローチャート、第３図及び第４図は従来の電子計
算機の代表的な２つのタイプを示す構成図である。 第１図において（１１はＣＰＵ、 ＋２１はＲＯＭ、
４３＋はＲＡＭ 。 （４）はバス、（５）は搭載プログラム、（６１はＲＡ
Ｍ上のワークエリア、（７）はソフトウェア初期設定プ
ログラム、（８）はパリティチエツクプログラム、（９
）はコマンドプログラム、αυはスケジューラプログラ
ムｒ１Ｌｌはモジュール化さ九たサブルーチンプログラ
ム群、αｔｉはサブルーチンコール命令、 １２Ｌｊｉ
；ｔ、スペアエリアである。 また、第１図〜第４図において、同一符号は同一または
相当部分を示す。
Claims (1)
- 処理の制御をする中央処理装置と、データの読み出し専
用メモリと、データの読み書き可能メモリとによつて構
成される電子計算機において、上記データの読み出し専
用メモリの中に、前記電子計算機の外部とのデータの入
出力を制御するプログラムを格納することのできるメモ
リエリアと、上記データの読み書き可能メモリ上にデー
タを書き込む処理をするプログラムを格納することので
きるメモリエリアと、前記データの読み書き可能メモリ
のメモリデータチェックを行うプログラムを格納するこ
とのできるメモリエリアを有し、かつ、上記データの読
み書き可能メモリの中に、サブルーチンプログラム群を
格納することのできるメモリエリアと、これらサブルー
チンプログラムを順次呼び出すスケジユーラプログラム
を格納することのできるメモリエリアとを備えた電子計
算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4882289A JPH02228732A (ja) | 1989-03-01 | 1989-03-01 | 電子計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4882289A JPH02228732A (ja) | 1989-03-01 | 1989-03-01 | 電子計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02228732A true JPH02228732A (ja) | 1990-09-11 |
Family
ID=12813916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4882289A Pending JPH02228732A (ja) | 1989-03-01 | 1989-03-01 | 電子計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02228732A (ja) |
-
1989
- 1989-03-01 JP JP4882289A patent/JPH02228732A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210854A (en) | System for updating program stored in eeprom by storing new version into new location and updating second transfer vector to contain starting address of new version | |
| US6834384B2 (en) | Methods and apparatus for upgrading firmware in an embedded system | |
| EP0554917B1 (en) | Digital signal processing system having two instruction memories accessed by a processor under control of host | |
| CN110928499B (zh) | 一种芯片内嵌的flash存储器、芯片以及芯片的启动方法 | |
| US6546517B1 (en) | Semiconductor memory | |
| JP5203967B2 (ja) | メモリ障害を処理するために、センサーネットワークで使用可能な方法及びシステム | |
| EP3968162B1 (en) | Mitigating single-event upsets using containerization | |
| US20090217090A1 (en) | Method, operating system and computing hardware for running a computer program | |
| JP2000194455A (ja) | デ―タ処理装置、そのデ―タ処理方法 | |
| JP5815212B2 (ja) | データ書き込み方法およびシステム | |
| JP3055999B2 (ja) | マイクロプログラム制御装置群 | |
| JPH01315830A (ja) | 電子計算機 | |
| JPH0225935A (ja) | 電子計算機 | |
| JPH02302825A (ja) | 電子計算機 | |
| JPH01120626A (ja) | 電子計算機 | |
| JPS62204336A (ja) | 電子計算機 | |
| JPH0447335A (ja) | 電子計算機 | |
| US12524304B2 (en) | Electronic device, electronic system, method for operating an electronic device, and method for operating an electronic system | |
| JPH0368023A (ja) | 電子計算機 | |
| KR100506316B1 (ko) | 아이아이씨 버스상의 마이크로 펌웨어 로더의 인터럽트 처리방법 | |
| JPH07168731A (ja) | 電子計算機 | |
| JPH01156833A (ja) | 電子計算機 | |
| JPH02194434A (ja) | 電子計算機 | |
| JPH09167090A (ja) | 電子計算機 | |
| JPH0452834A (ja) | 電子計算機 |