JPH0368023A - 電子計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、放射線被爆環境下、計算機の保守が容易で
ない環境下にある１例えば人工衛星、宇宙往還機、宇宙
基地等に搭載される計算機に関するものである。

〔従来の技術〕

従来の電子計算機は大別して２つのタイプに分類される
。第４図は従来の電子計算機の第１のタイプである読み
書き可能メモリ主体の電子計算機の典型的な構成を示す
図であ九図にかいて（１）は中央処理装置（以下、ｃｐ
σと略す。）、伐）は読み出し専用メモリ（以下、ＲＯ
Ｍと略す。）、（□□□は読み書き可能メモリ（以下、
ＲＡＭと略す。）。

（４１ｄバス（テータバス、アドレスバス、　及ヒｆｌ
ｌ［制御バスから成る）、（５１はＲＡＭ及び一部ＲＯ
Ｍに収納された搭載プログラム、（６）はＲＡ　Ｍ　＋
３）上のワークエリア（スタックエリアを含む）、（７
）はＲＡＭ（３）上のスペースエリアである。図には示
して旨ないが、これ以外にＩ１０インタフェース、電源
。

クロック、ＤＭム（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃ
ｃｅｓｓ）　：ｙントローラ１割少込み処理回路、セー
フティ回路等が付加される場合舛多いが、ここではこの
発明に直接関係しなしので省略する。

第５図は従来の電子計算機のｇ２０タイプである読み出
し専用メモリ主体の電子計算機の典型的構成を示す図で
あう１図にかいテ（ｔｌハｃ　Ｐ　Ｕ、　＋２１はＲＯ
Ｍ、（３１はＲＡＭ、（４１はバス、（５）はＲＯＭ　
＋２１に収納された搭載プログラム、（６）はＲＡ　Ｍ
　（３１上のワークエリア（スタックエリアを含む）、
ｍ＆−）ＲＡＭ＋３１上のスペースエリアである０次に
これらの電子計算機の動作を！１２明する・ｕＯＭ＋２
１ｔたはＲＡＭ＋３）に収納された搭載プログラムはＯ
Ｐ　Ｕ　（１）にようバス（４）を介して逐次読み出さ
れ、解読、処理されて電子計算機に要求されている入出
力データ処理、制御計算、故障検知等の諸機能を果たす
。このとき、可変パラメータや一時データの収納場所、
スタック待避場所としてＲＡ　Ｍ　＋３１上のワークエ
リア（６）がＯＰ　［ｒ　（１）の制御の下で適宜使用
される。

〔発明が解決しようとする課題〕

従来の電子計算機の第１のタイプであるＲＡＭ（３）主
体の電子計算機は地上局からのコマンドによってＲＡ　
Ｍ　＋３１上に収納された搭載プログラムを軌道上にわ
いて書き換えたす、スペアエリアを使って搭載プログラ
ムにバッチを当てたｂする。いわゆる軌道上再プログラ
ムが可能であった。従って。

軌道上で不具合等で搭載プログラムを変更する場合に柔
軟に対処することか可能であった。その反面、現在宇宙
用のＲＡＭとして使用されている半導体素子の多←が放
射線に対してする防備が弱く。

ｌＬ道道上かいてビットステータス創反転する。いわゆ
るシングルイベントエラーをしばしば発生するという大
きな欠点を有していた。そのため放射線のシールド対策
間必要になるが、完全な防止は不可能であるため、この
タイプの電子計算機の多くはクリティカルなプログラム
やパラメータをよシ放射線に対してする防備が高いＲＱ
Ｍに収納し。

エラー発生時には一時的にＲＯＭ上のプログラムを使用
して安全な制御モードに移行した上、　　ＲＡＭにプロ
グラムを再ロードする等の処置が施されていた。しかし
、この間、−時的ではあるがミッションを中断すること
が避けられなかった。また。

ＲＡＭにプログラムを保持してしくためにはＲＡｙへ電
力供給を常に行う必要があう、電力供給の中断等の障害
時には障害回復後にＲＡＭにプログラムを再ロードする
必要が有カ、上記同様の処置が施されていても一時的で
はあるがミッションを中断することが避けられなかった
。

一方、第２のタイプであるＲＯＭ主体の電子計算機は、
ＲＯＭのビット反転に必要エネルギーレベルｄ　ＲＡ　
Ｍに比べて遥かに高いため放射線によるシングルイベン
トエラーは問題にならず、この点で信頼性が高いのが特
徴である。しかし、搭載プログラムがすべてＲＯＭに書
かれているため軌道上再プログラムは一般に不可能であ
シ、軌道上での予期しない不具合の発生によるプログラ
ムの変更及び追加、及びミッション要求の変更によるプ
ログラムの変更及び追加に対して柔軟に対応できなしと
いう欠点があった。

この発明は従来の電子計算機における上記の問題点を解
決するためになされたもので、従来のＲＯＭ主体の電子
計算機が有する放射線に対する高い信頼性と、ＲＡＭ主
体の電子計算機が有する軌道上再プログラム機能による
システムの柔軟性を併せ持ち、な）かつシステムの柔軟
性を得るために低下する信頼性を、ＲＡＭに置くパッチ
プログラムをそのサブルーチン単位で設定することによ
う、最小限に抑えることのできる電子計算機を得ること
を目的とする。

〔課題を解決するための手段〕

この発明に係る電子計算機は、ブレークポイントの搭載
プログラム上での設定位置をサブルーチンの先頭に限シ
、その設定位置をサブルーチンブレークポイントとし、
サブルーチンブレークポイントからＲＡＭに置いたパッ
チプログラムに飛ぶ為のブランチ先アドレスをＲＡＭＫ
書き込む機能を持ったブランチ先アドレス書込みプログ
ラムと。

サブルーチンブレークポイントからパッチプログラムへ
のブランチの有シ無しを決定するブレークポイントフラ
グをＲＡＭに書き込む機能を持ったブレークポイントフ
ラグ書込みプログラムと３パッチプログラムをＲＡＭに
書き込む機能を持ったパッチプログラム書込みプログラ
ムと、サブルーチンコール命令の実行後、上記ブレーク
ポイントフラグエリアにあるブレークポイントがパッチ
プログラムへのブランチの実行を示す時にのみ上記ブラ
ンチ先アドレスエリアにあるブレークポイントフラグに
対応するブランチ先アドレスの値をプログラムカクンタ
に設定するブランチ先制御プログラムを含む搭載プログ
ラムをＲＯＭ上に置き。

またＲＡＭ上に上記ブランチ先アドレス書込みプログラ
ム餌ブランチ先アドレスを書き込むためのブランチ先ア
ドレスエリアと、上記ブレークポイントフラグ書込みプ
ログラムがブレークポイントフラグを書き込むためのブ
レークポイントフラグエリアと、上記パッチプログラム
書込みプログラムがパッチプログラムを書き込むための
バッチエリアを備えたものである。

〔作用〕

この発明に係る電子計算機は、すべての搭載プログラム
をＲＯＭに収納し、ブランチ先制御プログラムによう、
搭載プログラムのサブルーチンに対応するＲＡＭ上のパ
ッチプログラムを搭載プログラムのサブルーチン人シロ
位置より結合実行し。

以て軌道上再プログラムを可能とする。

〔実施例〕

以下、この発明の一実施例を第１図、第２図を用すて説
明する。

＋８１図はこの発明の電子計算機の構成図であり。

ＲＯＭ（２）に収納された搭載プログラム（５）はバス
（４）を介して順次読み出されａｐσ（１）で解読、処
理される。Ｒｈ　Ｍ　（３１のワークエリア（６）は、
可変パラメータや中間データの収納場所、スタックエリ
ア等としてａｐσ（１）の制御下で使用される。またス
ペースエリア（７）はパッチプログラム凶の収納に０Ｆ
Ｕ（１）の制御下で使用される。

搭載プログラム（５）は通常の実行では３パッチプログ
ラム書込みプログラム（ＬｌＪ、ブランチ先アドレス書
込みプログラムａ・とブレークポイントフラグ書込みプ
ログラムの実行は行わず、アプリケーションプログラム
（Ｉ３の実行のみを行う。地上局の再プログラム書込み
要求コマンド等にょう３パッチプログラム書込みプログ
ラム０とブランチ先アドレス書込みプログラム（ＬＩが
実行され３パッチプログラム書込みプログラムａ３によ
、ｌ）　ＲＡ　Ｍ　＋３１のスペースエリア（７）にコ
マンド等にょう送られてきたパッチプログラム（２）が
ロードされ、ブランチ先アドレス書込みプログラム０Ｏ
によ＃）ＲＡ　Ｍ　＋３１のブランチ先アドレスエリア
（８）にパッチプログラム（至）の先頭アドレスが書き
込まれる。次に地上局の再プログラム実行コマンド等に
より＃　プレークポイントフラグ書込みプログラムα２
）ｄＫ実行され、ブレークポイントフラグエリア（９）
にブレークポイントフラグがオンまたはオフとして書き
込１れる。アプリケーションプログラムの実行において
、ブランチ先制御プログラムへ４はサブルーチンコール
命令の読み取少毎にブレークポイントフラグエリア（９
１に書き込オれでいるコールされたサブルーチン固有の
ブレークポイントフラグを参照し、オンであれば、コー
ルされた廿ブルーチン固有のブランチ先アドレスをプロ
グラムカウンタに設定し、実行の流れをＲＡ　Ｍ　（３
１上のパッチプログラム翰に移す。

また、オフであれば、プログラムカウンタの値は変更せ
ず、実行の流れｉＪ　ＲＯＭ　＋２１に収納された搭載
プログラム（５）のとｂＢで変化はしない。

第２図はこの発明の電子引算機の処理の流れ図であう１
本図を用りて詳細に説明する。

搭載プログラム（５）は、ステップαａで開始後、再プ
ログラム誉き込み要求の有す無しをステップ（ｌ！９で
判断し、地上局の再プログラム書込み要求コマンド等が
ある場合のみ３パッチプログラム書込みプログラムＯと
ブランチ先アドレス書込みプログラムαＧが実行され３
パッチプログラム書込みプログラムα２によＪ　ＲＡ　
Ｍ　＋３１のスペースエリア（７１にコマンド等によう
送られてきたパッチプログラム（２９ａ）、　（２９ｔ
ｌ）ｌ・・・がロードされ、ブランチ先アドレス書込み
プログラムαＧによＪ）　ＲＡ　Ｍ　（３）のブランチ
先アドレスエリア（８）にコマンド等によう送られてき
たパッチプログラム（２９ａ）ｌ　（２９ｂ）？・・・
の先頭アドレスである廿ブルーチンブレークポイントか
らのブランチ先アドレス（２８ａ）、　　（２８ｂ）、
・・・が書き込會れる。次に再プログラム実行要求の有
無をステップａＯで判断し、ブレークポイントフラグ書
込みプログラムＵが実行され、地上局の再プログラム実
行要求コマンド等により、ブレークポイントフラグエリ
ア（９）にサブルーチン固有のブレークポイントフラグ
（２７ａ）、　（２７ｂ）、・・・がオンｌたはオフと
して畳き込まれる。

アプリケーションプログラムα３のサブルーチンコール
命令（１３ａ）が実行されるとプログラムカウンタの値
がワークエリア（６）のスタックエリアＯ１にスタック
される。そして処理はサブルーチンに移シ（矢印３０）
、ブランチ光制御プログラムα２）が呼ばれ（矢印３１
）、その処理がステップ翰で開始される。始めにブレー
クポイントフラグエリア（９）を参照し、コールされた
サブルーチン固有のブレークポイントフラグ（２７ａ）
のオンオフをステップＣＯで判断する。

ステップＱｌｌにおりでオフの場合はプログラムカウン
タの値は変更せずに処理をステップαＤで終了し、サブ
ルーチンの処理を続行しく矢印３２）。

サブルーチン内の次の命令（１３ｂ）が次に実行される
。そしてサブルーチン内の最期の命令であるサブルーチ
ンリターン命令（１ＳＣ）の実行によ勺サブルーチンコ
ール命令（１３ａ）の次の命令（１３ａ）へと処理は続
行される（矢印３５）。

一方ステップ２１）Ｋ＞いてオンの場合はブランチ先ア
ドレスエリア（８）上の廿ブルーチン固有のブランチ先
アドレス（２８＆）をプログラムカウンタにステラフ６
３で設定し、処理をステップａ力で終了する０これによ
り、処理の流れはＲＡ　Ｍ　（３１のスペースエリア１
７１にコマンド等によう送られてきたパッチプログラム
（’９ａ）、　（２９ｂ）、・・・の伺れかに移る（矢
印５３）。本図の例では、サブルーチンコール命令（１
３０でコールされたサブルーチン固有のブランチ先アド
レスがパッチプログラム（２９ａ）の先頭アドレスを指
してＬｎｆｃ場合である。プログラムカウンタが示すア
ドレスの命令はパッチプログラム（２９ａ）の先頭の命
令であう、その命令力ヨ次に読み取られる。よってパッ
チプログラムの実行水可能である。そしてパッチプログ
ラム（２Ｓ’ａ）の最後の命令をサブルーチンリターン
命令とすることにょう、プログラムカウンタはワークエ
リア（７）のスタックエリア＠Ｏにスタックされていた
値＋２に変更され、処理の流れはＲＯＭ　＋２１上のア
プリケーションプログラムな３のサブルーチンコール命
令（１３ａ）の次の命令（１３ｄ）へ移る（矢印３４）
。

上記の処理の流れをアプリケーションプログラムαｊの
サブルーチンコール命令の実行のサイクルとしてアプリ
ケーションプログラムα３のすべての命令を処理し終わ
れば搭載プログラム（５）の１サイクルの実行はステッ
プａ９で終了する。

第３図はこの発明の他の実施例を示す電子計算機の処理
の流れ図であう１本図を用いて詳細に説明する。

パッチプログラム書込みプログラムα２の実行後。

パリティチェックプログラム（ハ）によう書き込んだパ
ッチプログラムのパリティチェックを行い、その結果が
正常慶らばオフ、異常ならばオンのパリティチェックフ
ラグをワークエリア（６）のパリティチェックエリア４
１）に書き込む。そして、ブランチ先制御プログラムー
の実行に釦いて、上記パリティチェックエリア（４Ｄを
参照し、パリティチェックフラグのオンオフをステップ
（至）で判断する。

ステップ＠でパリティチェックフラグがオンならば、プ
ログラムカウンタの値は変更せずに処理をステップαＤ
で終了し、サブルーチンの処理を続行しく矢印３２）、
　　サブルーチン内の次の命令（１３ｂ）が次に実行さ
れる。そしてサブルーチン内の最期の命令であるサブル
ーチンリターン命令（１５０）の実行によ砂廿ブルーチ
ンコール命令（１３ａ）の次の命令（１））へと処理は
続行される（矢印３５）。

一方ステップ＠でパリティチェックフラグがオフならば
１次にブレークポイントフラグエリア（９）参照シ、コ
ールされたサブルーチン固有のブレークポイントフラグ
（２７ａ）のオンオフをステップＱＤで判断する。

また、この発明のさらに他の実施例を示す電子計算機の
処理について第２図を用いて説明する。

第２図にかいてブランチ先アドレス書込みプログラムａ
・の実行にようブランチ先アドレスエリアへに書き込筐
れるブランチ先アドレス（２８ａ）、　（２８ｂ）、・
・・は同じアドレスデータを３ワード連続したもの、１
！！７．同様にブレークポイントフラグ書き込みプログ
ラムα２ｌの実行によるＲ　Ａ　Ｍ　ｆ３＋のブレーク
ポイントフラグエリア（９）に書き込ｌれるブレークポ
イントフラグ（２７ａ）、　（２７ｂ）、・・・も同じ
オンオフフラグを３ワード連続したものとなる。そして
、ブランチ先制御プログラム＋１４１にかけるブレーク
ポイントフラグ（Ｚ７ａ）のオンオフ判断（ステップｅ
ｉ＋　）の時のブレークポイントフラグの参照と。

判断結果がオンの時のブランチ先アドレスの参照は多数
決判断によって行われる。

〔発明の効果〕

以上のように、この発明によってＲＯＭに搭載プログラ
ムを収納することによりシングルイベントエラー及び電
力供給の中断に対する高い信頼性を得ることができ、ま
た、ブランチ先制御プログラムによｊ５ＲＯＭの搭載プ
ログラムのサブルーチンの入す口からＲＡＭのパッチプ
ログラムに実行の流れを変えることができることよりＲ
ＡＭのパッチプログラムを必要な機能単位で容易に構築
でき、よって信頼性の最小限の低下を伴うのみで再プロ
グラムが可能となり、ミッション要求の変更によるプロ
グラムの変更等の、システムに対する高い柔軟性を得る
ことができるという効果がある。

また、この発明にかいては、地上からのコマンド等で構
築されるパッチプログラムに異常がある場合はそのパッ
チプログラムの実行を行わないロジックを付加すること
により、システムのコマンド送信ミス、コマンド受信ミ
ス及びコマンドデータ化に対する信頼性を更に増すこと
μできるという効果がある。

さらにこの発明にかいては、ＲＡＭのブランチ先アドレ
スエリアとブレークポイントフラグエリアを三重系にす
ることとその読み取シを多数決判断にすることによう、
これらのエリアのシングルイベントエラーによるアドレ
ス、フラグの誤解釈を無くすことが可能となう、システ
ムのシングルイベントエラーに対する信頼性を更に増す
ことができるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による電子計算機を示す構
成図、第２図はこの発明の第１．第３の一実施例による
電子計算機の動作の詳細を示す流れ図、第３図はこの発
明のｗｃ２の一実施例による電子計算機の動作の詳細を
示す流れ図、第４図は従来のＲＡＭ主体の電子計算機の
構成図、第５図は従来のＲＯＭ主体の電子計算機の構成
図である。 図にかいて、（１）ばＣ！ＰＵ、１２）はＲＯＭ（３１
はＲＡＭ、（４１はバス、（５）は搭載プログラム、（
６）はワークエリア、（７）はスペースエリア、（８）
はブランチ先アドレスエリア、（９１はブレークポイン
トフラグエリア、■はスタックエリア、（４Ｄはパリテ
ィチェックエリア、α・はブランチ先アドレス書き込み
プログラム、　ａｎはブレークポイントフラグ書き込み
プログラム、α２はパッチプログラム書き込みプログラ
ム、αｊはアプリケーションプログラム、ａ−はブラン
チ先制御プログラム、＠はパリティチェックプログラム
、Ｇ！Ｉはパッチプログラムである。 なか図中同一又は相当部分には同一符号を付して示しで
ある。

Claims (3)

【特許請求の範囲】
1. （１）処理の制御をする中央処理装置と、データの読み
   出し専用メモリと、データの読み書き可能メモリによつ
   て構成される電子計算機において、上記データの読み出
   し専用メモリの中に、上記データの読み書き可能メモリ
   にパッチプログラムを書き込むプログラムを書き込むこ
   とのできるエリアと、上記データの読み書き可能メモリ
   にブレークポイントサブルーチンからのブランチ先アド
   レスを書き込むプログラムを書き込むことのできるエリ
   アと、上記データの読み書き可能メモリにブレークポイ
   ントサブルーチンでのブランチの有無を制御するブレー
   クポイントフラグを書き込むプログラムを書き込むこと
   のできるエリアと、サブルーチンコールの際に上記デー
   タの読み書き可能メモリ上のブレークポイントフラグを
   参照しブレークポイントサブルーチンからのブランチ先
   を制御するプログラムを書き込むことのできるエリアを
   有し、また、上記データの読み書き可能メモリの中に、
   上記ブランチ先アドレスを書き込むためのエリアと、上
   記ブレークポイントフラグを書き込むためのエリアと３
   パッチプログラムを書き込むためのエリアとを有する電
   子計算機。
2. （２）上記データの読み出し専用メモリの中に、上記デ
   ータの読み書き可能メモリ上のパッチプログラムのパリ
   テイチェックを行うプログラムを書き込むことのできる
   エリアと、サブルーチンコールの際にそのパリテイチエ
   ックの結果によりブレークポイントサブルーチンからの
   ブランチ先を制御するプログラムを書き込むことのでき
   るエリアとを有する請求項（１）記載の電子計算機。
3. （３）上記データの読み出し専用メモリの中に、上記デ
   ータの読み書き可能メモリに上記ブランチ先アドレスを
   三重系として書き込むプログラムを書き込むことのでき
   るエリアと、上記ブレークポイントフラグを三重系とし
   て書き込むプログラムを書き込むことのできるエリアと
   、上記読み書き可能メモリから引用するデータを三つの
   メモリのデータの多数決判断により決定するプログラム
   を書き込むことのできるエリアを有し、また、上記デー
   タの読み書き可能メモリの中に、上記ブランチ先アドレ
   スのメモリを三重系として書き込むためのエリアと、上
   記ブレークポイントフラグのメモリを三重系として書き
   込むためのエリアとを有する請求項（１）記載の電子計
   算機。