JPH0828311B2 - コンデンサ−内蔵積層セラミックス基板の製造方法 - Google Patents
コンデンサ−内蔵積層セラミックス基板の製造方法Info
- Publication number
- JPH0828311B2 JPH0828311B2 JP62147834A JP14783487A JPH0828311B2 JP H0828311 B2 JPH0828311 B2 JP H0828311B2 JP 62147834 A JP62147834 A JP 62147834A JP 14783487 A JP14783487 A JP 14783487A JP H0828311 B2 JPH0828311 B2 JP H0828311B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- paste
- substrate
- electrode
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Combinations Of Printed Boards (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンデンサーを内蔵する積層セラミックス基
板の製造方法に関し、さらに詳しくは基板生シート上に
誘電体を形成させて部材をつくり、この部材２つの誘電
体面を重ね、焼成してつくる積層セラミックス基板の製
造方法に関する。
板の製造方法に関し、さらに詳しくは基板生シート上に
誘電体を形成させて部材をつくり、この部材２つの誘電
体面を重ね、焼成してつくる積層セラミックス基板の製
造方法に関する。
従来、電子回路に用いられる集積回路はアルミナ基板
上に能動部品、受動部品、プリント配線を実装したもの
が使用されている。
上に能動部品、受動部品、プリント配線を実装したもの
が使用されている。
この回路基板はすべての部品を基板の平面上に搭載さ
せるので部品数に比例して該基板面積を大きくする必要
があるため大型になり、また部品のハンダ付け不良が原
因して信頼性を低いものにしていた。
せるので部品数に比例して該基板面積を大きくする必要
があるため大型になり、また部品のハンダ付け不良が原
因して信頼性を低いものにしていた。
最近、上記欠点を改良する方法が特開昭59−17233で
提案された。その構造は受動部品を２枚の基板の間に内
蔵させた、いわゆる複合積層セラミックス基板である。
この基板の受動部品をコンデンサーとしたときの製法は
次のとおりである。すなわち絶縁体生シート（Ａ）の上
に電極ペースト、誘電体ペースト、電極ペーストを順次
印刷し、その上に絶縁体生シート（Ｂ）を積層し、加熱
圧着させたのち、焼成する方法である。
提案された。その構造は受動部品を２枚の基板の間に内
蔵させた、いわゆる複合積層セラミックス基板である。
この基板の受動部品をコンデンサーとしたときの製法は
次のとおりである。すなわち絶縁体生シート（Ａ）の上
に電極ペースト、誘電体ペースト、電極ペーストを順次
印刷し、その上に絶縁体生シート（Ｂ）を積層し、加熱
圧着させたのち、焼成する方法である。
上記従来法は誘電体ペーストが電極ペースト面より広
く印刷されるため、誘電体ペーストが絶縁体生シート
（Ａ）に接し、その誘電体ペーストに含まれている溶剤
が電極ペースト周辺の該生シート（Ａ）に浸透する。一
方絶縁体生シート（Ｂ）は誘電体ペーストに接しないた
め、上記の現象は生じない。
く印刷されるため、誘電体ペーストが絶縁体生シート
（Ａ）に接し、その誘電体ペーストに含まれている溶剤
が電極ペースト周辺の該生シート（Ａ）に浸透する。一
方絶縁体生シート（Ｂ）は誘電体ペーストに接しないた
め、上記の現象は生じない。
そのような２種類の絶縁体生シートを組み合わせて積
層し、焼成する結果、得られた基板が大きく湾曲するこ
とがしばしば生じた。たとえば一辺が50mmの四角形基板
で集積回路を作製する場合、前記湾曲が0.3mm以上にな
ると基板に搭載する前記部品のハンダリフローしたさ
い、ハンダの接着がうまくいかず不良品となる欠点を有
していた。
層し、焼成する結果、得られた基板が大きく湾曲するこ
とがしばしば生じた。たとえば一辺が50mmの四角形基板
で集積回路を作製する場合、前記湾曲が0.3mm以上にな
ると基板に搭載する前記部品のハンダリフローしたさ
い、ハンダの接着がうまくいかず不良品となる欠点を有
していた。
そこで本発明者らは誘電体ペーストが絶縁体生シート
の一方にのみ接するため焼成したさい基板が湾曲すると
いうことから、その欠点のない製法について鋭意研究し
た結果、誘電体ペーストを絶縁体生シート（Ａ）と
（Ｂ）双方に印刷し、それぞれの該生シートに誘電体ペ
ースト中の溶剤を浸透させるようにすれば湾曲する度合
が著しく低減することを見い出し本発明を完成した。
の一方にのみ接するため焼成したさい基板が湾曲すると
いうことから、その欠点のない製法について鋭意研究し
た結果、誘電体ペーストを絶縁体生シート（Ａ）と
（Ｂ）双方に印刷し、それぞれの該生シートに誘電体ペ
ースト中の溶剤を浸透させるようにすれば湾曲する度合
が著しく低減することを見い出し本発明を完成した。
すなわち本発明の要旨は基板用絶縁体生シート
（Ａ）、（Ｂ）２枚を並べたさい、左右対称となる位置
に、まず電極用導体ペーストを印刷して電極層を形成さ
せ、その電極層の上に所定の厚さになるように誘電体ペ
ーストを印刷し、乾燥して誘電体層を形成させた対の部
材をつくり、次いでその対をなした部材を互の誘電体層
が重なるように合わせたのち、全体を加熱圧着し、焼成
してつくるコンデンサー内蔵積層セラミックス基板の製
造方法を提供するものである。
（Ａ）、（Ｂ）２枚を並べたさい、左右対称となる位置
に、まず電極用導体ペーストを印刷して電極層を形成さ
せ、その電極層の上に所定の厚さになるように誘電体ペ
ーストを印刷し、乾燥して誘電体層を形成させた対の部
材をつくり、次いでその対をなした部材を互の誘電体層
が重なるように合わせたのち、全体を加熱圧着し、焼成
してつくるコンデンサー内蔵積層セラミックス基板の製
造方法を提供するものである。
以下に本発明を詳細に説明する。
本発明の製法は、まず基板に適した絶縁体用原料を混
合してスラリーを製造し、このスラリーをドクターブレ
ード法などによってシート状にし、乾燥して基板用絶縁
体生シート２枚（Ａ）、（Ｂ）を作製する。
合してスラリーを製造し、このスラリーをドクターブレ
ード法などによってシート状にし、乾燥して基板用絶縁
体生シート２枚（Ａ）、（Ｂ）を作製する。
次いで該生シート（Ａ）、（Ｂ）を並べたさい、左右
対称となる位置に電極用導体ペーストをスクリーン印刷
法により同形に印刷し乾燥して電極層を形成させる。そ
のさい一対に限らず、設計にしたがって複数対形成する
ことはさしつかえない。
対称となる位置に電極用導体ペーストをスクリーン印刷
法により同形に印刷し乾燥して電極層を形成させる。そ
のさい一対に限らず、設計にしたがって複数対形成する
ことはさしつかえない。
引き続き、それぞれの電極層上に、誘電体ペーストを
スクリーン印刷法で印刷し、乾燥して誘電体層を形成す
る。
スクリーン印刷法で印刷し、乾燥して誘電体層を形成す
る。
誘電体ペーストは電極層の面積より僅かに大きく印刷
する。そのため誘電体ペーストは電極層の側面を流れ落
ち、その周辺の絶縁体生シートに到達し、誘電体ペース
ト中の溶剤の一部が絶縁体生シート（Ａ）、（Ｂ）それ
ぞれに浸透する。
する。そのため誘電体ペーストは電極層の側面を流れ落
ち、その周辺の絶縁体生シートに到達し、誘電体ペース
ト中の溶剤の一部が絶縁体生シート（Ａ）、（Ｂ）それ
ぞれに浸透する。
両部材の誘電体層の形成は、後述する方法で誘電体層
が合一されたさい、所定の厚さになるような厚さに印刷
しなければならない。そのさい両部材の誘電体層の厚さ
は必ずしも同一である必要はないが、工程管理上から、
その厚さが同一であることが望ましい。なお電極層およ
び誘電体層の各厚さが一回のスクリーン印刷で達成され
ないときは該印刷と乾燥を数回繰り返して所要厚さにす
る。
が合一されたさい、所定の厚さになるような厚さに印刷
しなければならない。そのさい両部材の誘電体層の厚さ
は必ずしも同一である必要はないが、工程管理上から、
その厚さが同一であることが望ましい。なお電極層およ
び誘電体層の各厚さが一回のスクリーン印刷で達成され
ないときは該印刷と乾燥を数回繰り返して所要厚さにす
る。
以上のようにして左右対称の位置に電極層と誘電体層
が積層された基板用絶縁体生シート対（Ａ）、（Ｂ）が
得られる。
が積層された基板用絶縁体生シート対（Ａ）、（Ｂ）が
得られる。
次に基板用絶縁体生シート（Ａ）、（Ｂ）一対を誘電
体層が互い重なるように合わせたのち、全体を加熱圧着
することで一つの積層体ができる。その加熱温度および
圧力は使用原材料や誘電体層の設計厚さを勘案して適宜
に決めればよいが、およその目安として加熱温度は80〜
130℃、圧力は150〜300Kgf/cm2が適当である。
体層が互い重なるように合わせたのち、全体を加熱圧着
することで一つの積層体ができる。その加熱温度および
圧力は使用原材料や誘電体層の設計厚さを勘案して適宜
に決めればよいが、およその目安として加熱温度は80〜
130℃、圧力は150〜300Kgf/cm2が適当である。
上記積層体は使用された原材料に適応した温度で焼成
すれば、２つの部材の誘電体層の界面は強力に接着し、
界面は消失して一体となった誘電体層が形成される。そ
の結果、基板−電極層−誘電体層−電極層−基板からな
る構成の、いわゆるコンデンサーを内蔵した積層セラミ
ックス基板が製造される。
すれば、２つの部材の誘電体層の界面は強力に接着し、
界面は消失して一体となった誘電体層が形成される。そ
の結果、基板−電極層−誘電体層−電極層−基板からな
る構成の、いわゆるコンデンサーを内蔵した積層セラミ
ックス基板が製造される。
以上説明した本発明の製造方法に用いられる原料には
慣用のものが採用される。たとえば絶縁体生シート用原
料には、アルミナ、シリカ、ステアタイト、結晶化ガラ
ス等、電極用導体ペーストの原料には、Au、Ag、Pd、Pt
等および誘電体ペーストの原料にはPb（Fe1/2 Nb1/2）O
3−Pb（Fe2/3 W1/3）O3、Pb（Fe1/2 Nb1/2）O3−Pb（Mg
1/3 Nb2/3）O3等の二元系複合ペロブスカイト化合物等
が挙げられる。その他、シート用のスラリーをつくるた
めの有機ビヒクル、ペーストをつくるための有機ビヒク
ル等の材料も慣用のものが用いられ、本発明では特にそ
れらを限定するものではない。
慣用のものが採用される。たとえば絶縁体生シート用原
料には、アルミナ、シリカ、ステアタイト、結晶化ガラ
ス等、電極用導体ペーストの原料には、Au、Ag、Pd、Pt
等および誘電体ペーストの原料にはPb（Fe1/2 Nb1/2）O
3−Pb（Fe2/3 W1/3）O3、Pb（Fe1/2 Nb1/2）O3−Pb（Mg
1/3 Nb2/3）O3等の二元系複合ペロブスカイト化合物等
が挙げられる。その他、シート用のスラリーをつくるた
めの有機ビヒクル、ペーストをつくるための有機ビヒク
ル等の材料も慣用のものが用いられ、本発明では特にそ
れらを限定するものではない。
次に本発明を実施例に基づいて説明する。
下記要領でコンデンサー内蔵積層セラミックス基板を
作製し、該基板の湾曲の程度を測定した。
作製し、該基板の湾曲の程度を測定した。
まず、次に述べる方法でスラリーおよびペーストを準
備した。
備した。
１） 基板用絶縁体生シートを作製するためのスラリー アルミナ粉末と結晶化ガラス粉末（酸化鉛、酸化ホウ
素、二酸化けい素）を1:1（重量比）に配合した混合物
に有機ビヒクル（エチルセルロース、α−テレピネオー
ル、ケロシンの混合物）を添加混合してスラリーをつく
った。
素、二酸化けい素）を1:1（重量比）に配合した混合物
に有機ビヒクル（エチルセルロース、α−テレピネオー
ル、ケロシンの混合物）を添加混合してスラリーをつく
った。
２） 電極用導体ペースト Ag粉末に有機ビヒクル（エチルセルロース、α−テレ
ピネオール、ケロシンの混合物）を添加し、三本ロール
で混練しペーストをつくった。
ピネオール、ケロシンの混合物）を添加し、三本ロール
で混練しペーストをつくった。
３） 誘電体ペースト Pb（Fe1/2 Nb1/2）O3−Pb（Fe2/3 W1/3）O3組成のペ
ロブスカイト化合物粉末に有機ビヒクル（エチルセルロ
ース、α−テレピネオール、ケロシンの混合物）を添加
し、三本ロールで混練しペーストをつくった。
ロブスカイト化合物粉末に有機ビヒクル（エチルセルロ
ース、α−テレピネオール、ケロシンの混合物）を添加
し、三本ロールで混練しペーストをつくった。
前記スラリー１）を用いてドクターブレード法によ
り、厚さ200μｍのシートをつくり乾燥したのち、パン
チングマシンで第１図に示すような大きさ50×50mmの生
シート（Ａ）、（Ｂ）２枚を作製し、スルーホール１、
１′、１″、１を設けた（スルーホールの位置は必ず
しも左右対称でなくてもよいが、ここでは便宜上対称位
置に示した）。
り、厚さ200μｍのシートをつくり乾燥したのち、パン
チングマシンで第１図に示すような大きさ50×50mmの生
シート（Ａ）、（Ｂ）２枚を作製し、スルーホール１、
１′、１″、１を設けた（スルーホールの位置は必ず
しも左右対称でなくてもよいが、ここでは便宜上対称位
置に示した）。
次に第２図に示すように各生シート（Ａ）、（Ｂ）を
並べたさい、対称となる位置に同形の電極用導体ペース
ト２）をスクリーン印刷し乾燥して電極層をそれぞれ２
個所２、２′、２″、２形成させた。続いてこれら電
極層上に、電極層より僅かに大き目に誘電体ペースト
３）を第３図に示すようにスクリーン印刷し、乾燥して
誘電体層３、３′、３″、３形成させた。そのさい誘
電体層の厚さが等しくなるように印刷、乾燥を３回繰り
返した。
並べたさい、対称となる位置に同形の電極用導体ペース
ト２）をスクリーン印刷し乾燥して電極層をそれぞれ２
個所２、２′、２″、２形成させた。続いてこれら電
極層上に、電極層より僅かに大き目に誘電体ペースト
３）を第３図に示すようにスクリーン印刷し、乾燥して
誘電体層３、３′、３″、３形成させた。そのさい誘
電体層の厚さが等しくなるように印刷、乾燥を３回繰り
返した。
かくして生シート（Ａ）、（Ｂ）上に電極層と誘電体
層を配した部材２つを第４図のように誘電体層が重なる
ように合わせたのち、100℃、200Kgf/cm2で２時間加熱
圧着した。
層を配した部材２つを第４図のように誘電体層が重なる
ように合わせたのち、100℃、200Kgf/cm2で２時間加熱
圧着した。
その圧着された部材を電気炉で空気中、350℃、１時
間脱脂したのち、引き続き昇温して850℃、15分間焼成
してコンデンサー内蔵積層セラミックス基板を得た。
間脱脂したのち、引き続き昇温して850℃、15分間焼成
してコンデンサー内蔵積層セラミックス基板を得た。
以上の要領で該基板100枚を作製し、その湾曲の程度
を調べた結果、湾曲は0.16〜0.01mm（平均0.10mm）であ
り、全基板とも0.3mm以下であった。
を調べた結果、湾曲は0.16〜0.01mm（平均0.10mm）であ
り、全基板とも0.3mm以下であった。
本発明は電極用導体ペーストおよび誘電体ペーストを
基板用絶縁体生シートに印刷することによって焼成後の
基板の湾曲を著しく低減させる製法であり、従来法で生
じる大きな湾曲をなくすることができる。それによって
ハンダリフローのさい、ハンダの接着不良をなくすこと
が可能となり、収率を向上させることができる。
基板用絶縁体生シートに印刷することによって焼成後の
基板の湾曲を著しく低減させる製法であり、従来法で生
じる大きな湾曲をなくすることができる。それによって
ハンダリフローのさい、ハンダの接着不良をなくすこと
が可能となり、収率を向上させることができる。
第１図はスルーホールを設けた絶縁体生シートの平面
図、第２図は該生シートに電極層を形成した平面図、第
３図は第２図の電極層上に誘電体層を形成した平面図、
第４図は本発明によって作製されたコンデンサー内蔵積
層セラミックス基板の断面図である。 （Ａ）、（Ｂ）……基板用絶縁体生シート １、１′、１″、１……スルーホール ２、２′、２″、２……電極層 ３、３′、３″、３……誘電体層
図、第２図は該生シートに電極層を形成した平面図、第
３図は第２図の電極層上に誘電体層を形成した平面図、
第４図は本発明によって作製されたコンデンサー内蔵積
層セラミックス基板の断面図である。 （Ａ）、（Ｂ）……基板用絶縁体生シート １、１′、１″、１……スルーホール ２、２′、２″、２……電極層 ３、３′、３″、３……誘電体層
Claims (1)
- 【請求項１】基板用絶縁体生シート２枚を並べたさい、
左右対称となる位置に、電極用導体ペーストを印刷して
電極層を形成させ、その電極層の上に所定の厚さになる
ように誘電体ペーストを印刷し乾燥して誘電体層を形成
させてつくった対の部材の誘電体層面を重ねたのち、加
熱圧着し、焼成することを特徴とするコンデンサー内蔵
積層セラミックス基板の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62147834A JPH0828311B2 (ja) | 1987-06-16 | 1987-06-16 | コンデンサ−内蔵積層セラミックス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62147834A JPH0828311B2 (ja) | 1987-06-16 | 1987-06-16 | コンデンサ−内蔵積層セラミックス基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63312617A JPS63312617A (ja) | 1988-12-21 |
| JPH0828311B2 true JPH0828311B2 (ja) | 1996-03-21 |
Family
ID=15439299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62147834A Expired - Lifetime JPH0828311B2 (ja) | 1987-06-16 | 1987-06-16 | コンデンサ−内蔵積層セラミックス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828311B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103077780A (zh) * | 2013-01-11 | 2013-05-01 | 深圳顺络电子股份有限公司 | 一种厚电极导电体器件的制作方法 |
| CN103077779A (zh) * | 2013-01-11 | 2013-05-01 | 深圳顺络电子股份有限公司 | 一种厚电极器件的制作方法 |
| CN103606438B (zh) * | 2013-12-04 | 2016-04-20 | 深圳顺络电子股份有限公司 | 一种叠层片式元件的端电极制作方法 |
| US10141353B2 (en) * | 2016-05-20 | 2018-11-27 | Qualcomm Incorporated | Passive components implemented on a plurality of stacked insulators |
-
1987
- 1987-06-16 JP JP62147834A patent/JPH0828311B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63312617A (ja) | 1988-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0648666B2 (ja) | 積層セラミックコンデンサ及びその製法 | |
| JPH0992983A (ja) | セラミック多層基板の製造方法 | |
| JPH05335183A (ja) | 多層基板を備えた電子部品及びその製造方法 | |
| EP0285873B1 (en) | Method of producing a multi-layered ceramic capacitor | |
| JPH0697656A (ja) | セラミック多層基板の製造方法 | |
| JP2000340448A (ja) | 積層セラミックコンデンサ | |
| JP2857552B2 (ja) | 積層電子部品及びその製造方法 | |
| JP2000269074A (ja) | 積層セラミックコンデンサとその製造方法 | |
| JPH0828311B2 (ja) | コンデンサ−内蔵積層セラミックス基板の製造方法 | |
| JPS6235257B2 (ja) | ||
| JPH0786743A (ja) | 多層セラミック基板の製造方法 | |
| JPH09266131A (ja) | 積層電子部品 | |
| JPH10112409A (ja) | チップコイル | |
| JPH0346978B2 (ja) | ||
| JPS6221260B2 (ja) | ||
| JP3251862B2 (ja) | セラミック多層基板の製造方法 | |
| JP2005311156A (ja) | コンデンサを内蔵したセラミック多層基板 | |
| JPH0542159B2 (ja) | ||
| JP2002057036A (ja) | 積層複合電子部品及びその製造方法 | |
| KR100956212B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
| JPH09260203A (ja) | 積層コンデンサ | |
| JPH0632384B2 (ja) | 積層セラミック基板の製造方法 | |
| JPH0787158B2 (ja) | 積層型セラミツク素子の製造方法 | |
| JPH11340082A (ja) | 積層チップ部品とその製造方法 | |
| JPS6092697A (ja) | 複合積層セラミツク部品 |