JPH02229437A - 高性能バイポーラ構造製造方法 - Google Patents

高性能バイポーラ構造製造方法

Info

Publication number
JPH02229437A
JPH02229437A JP1091698A JP9169889A JPH02229437A JP H02229437 A JPH02229437 A JP H02229437A JP 1091698 A JP1091698 A JP 1091698A JP 9169889 A JP9169889 A JP 9169889A JP H02229437 A JPH02229437 A JP H02229437A
Authority
JP
Japan
Prior art keywords
layer
collector
region
trenches
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1091698A
Other languages
English (en)
Other versions
JP2905216B2 (ja
Inventor
Larry Joseph Pollock
ラリー ジョセフ ポーラック
George William Brown
ジョージ ウィリアム ブラウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Synergy Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synergy Semiconductor Corp filed Critical Synergy Semiconductor Corp
Publication of JPH02229437A publication Critical patent/JPH02229437A/ja
Application granted granted Critical
Publication of JP2905216B2 publication Critical patent/JP2905216B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137Collector regions of BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/40Vertical BJTs
    • H10D10/421Vertical BJTs having both emitter-base and base-collector junctions ending at the same surface of the body
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0107Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
    • H10D84/0109Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0112Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (本発明の利用分野) 本発明は高性能バイポーラ集積回路の製造方法に関する
。それによって生じた回路は最小の水平領域と最小の接
合深さを有している。
(発明の背景) 半導体技術における現在の傾向は非常に高速で、且つ低
電力性能を有するデバイスのLSIに向けられている。
高性能バイボーラ・トランジスタに本質的なパラメータ
は浅い垂直方向の接合と小さな水平形状によって実現さ
れている低い寄生キャバシタンスが存在することである
。言い換えれば、水平と垂直の方向に出来る限り小さな
ICにおけるデバイスを作成することが必要である。
半導体製造技術、例えばイオン注入、誘電体絶縁、電子
ビーム及びX線リソグラフィー等の分野における進歩に
伴って、超高性能ICデバイスの製造が可能になった。
他の製造技術において、高性能ICデバイスの製造が進
歩している。
ICの大きさを減少するための一つのアブローチは隣接
するバイポーラ構造を絶縁する溝やスロットを用いるこ
とである。この技術はPN接合が作られるこれらの領域
に隣接して半導体ウエファにエッチング溝を設けるため
に、溝が食刻されなければならない深さを最小にするた
めに出来る限り浅いデバイスを製造することが益々重要
になっている。
第1図に示されたテキサスインスツルメントの製法は現
在実行されている最新のバイポーラ製造の代表的なもの
である。図から判るように、それはデバイスの残りの部
分からフィールド酸化物12によって絶縁されている外
部のコレクターを有している。それによって、各々のN
PN}ランジスタによって占められるICの水平領域を
拡張している。同様な努力が米国特許第4392149
号、第4319932号及び第4338138号各明細
書に開示されているように、IBMによって成されてい
る。これらの全ての特許は離れたコレクターを有してい
る構造によって特徴づけられる。それらは又埋め込み層
を一体にした比較的奥行きのある構造に.よって特徴づ
けられる。そしてそれは埋め込み層において低いシート
状の抵抗を得るために必要である。この奥行きのある埋
め込み層はトレンチまたはスロット或いは上述の酸化物
絶縁の負の結果をもたらす深い絶縁を与えることが必要
となる。
分離のコレクタを使用すると、そのコレクタヘ。
の接続をなすのに酸化物に隔離した島領域を設ける必要
もでてくる。分離したコレクタを使用すると、エミッタ
とコレクタとの間に所望の低い抵抗を与えるために、比
較的に厚い埋込み層を設ける必要もでてくる。従来の構
造にふいては、埋込み層のシート抵抗率を低くするため
には、その埋込み層の厚さを約3μとする必要がある。
その上、埋込み層を形成するのに、相当の熱サイクリン
グおよび大量のドーピングが必要とされ、これらのため
に、完成品にストレスが入ってしまい、また、比較的に
深い構造となってしまう。さらに、まず先にP−ポリを
設けると、活性エミッタとなるべき領域が後でN−ポリ
エミッタのためにそのP−ポリを開けるために必要なエ
ッチ処理にさらされてしまう。このため、活性エミッタ
における単結晶シリコンがエッチ損傷をうける可能性が
あり、エミッタに欠陥が生ずる可能性がある。第1図に
示した型のプロセスを使用することによるもう一つ別の
問題点は、幾何学的形状を最小とするために、エミッタ
14が活性ベース16と自己整合されることである。し
かしながら、このためには、P−ポリ層18がN−ポリ
層24とP−ポリ層l8とを分離する酸化物スペーサ2
2の下に不純物ベース領域20を拡散することによって
活性ベースl6に接触しなければならない。そして、こ
うするには、不純物ベース領域20および真性ベース領
域を相当に熱処理する必要があり、このような余分の熱
処理をすると、真性ベース領域16が比較的に深くされ
てしまう。深い不純物ベース領域を設けると、このプロ
セスの目的の1つである浅い接合が得られる可能性が減
じられてしまう。
さらに、もし、コレクタlOがベース領域により近接す
るように移動された場合には、コレクタベース容量が非
常に高くなり、且つブレイクダウン電圧が比較的に低く
なってしまうであろう。従って、従来のプロセスでは、
最高の性能を得つつ浅い接合を得て、装置面積を最小と
し、欠陥を低くし、寄生容量を低くするというそのプロ
セスの目的を達成するための制御が比較的に難しい。
(発明の目的) 本発明の目的は、所定のマスキングまたはリングラフ能
力内にて形状の小さなバイポーラ素子を製造する改良さ
れた方法を提供することである。
本発明の別の目的は、コレクタベース接合容量の減少し
たバイポーラ素子を製造する方法を提供することである
本発明のもう一つ別の目的は、コレクター基板接合容量
が非常に減少された素子を製造する方法を提供すること
である。
本発明の別の目的は、寄生コレクタ抵抗が非常に減少し
た素子を製造する方法を提供することである。
本発明のさらに別の目的は、簡単かつ精密で、良好な生
産性を与え、より容易に処理できる改良された特性を有
する浅い素子となるようなバイポーラ素子を製造する方
法を提供することである。
本発明のある関連した一つの目的は、寄生容量を最小と
するためにインプランされたベースおよび浅い接合の両
方を有するバイポーラ素子を製造する方法を提供するこ
とである。
本素子構造のさらに別の目的は、処理中の苛酷なエッチ
に対してアクチブエミッタ領域を保護しこの敏感な領域
の欠陥を減少させることである。
本発明のさらに別の目的は、BICMOSプロセスにて
CMOS素子を形成しても良好に作動するバイポーラ素
子を製造する方法を提供することである。
(発明の要約) これらの目的を達成するプロセスにおいては、P型材料
の活性ベース領域を先ず基体に形成するが、この基体の
少なくとも一部分は絶縁酸化物領域、トレンチ等の絶縁
域により囲まれているデバイス成形領域においてN型材
料となっている。活性ベース領域の形成後Nドープポリ
シリコン層を活性ベース領域の上に、そして絶縁トレン
チの上になっているフィールド酸化物領域の上に形成す
る。このNポリ領域は処理されると、活性ベース領域の
上に配列したエミッタ領域と入れ合わせた形のコレクタ
をつくって最小形態の素子を形成する。適当に間隔を置
いた絶縁層を配置した後Pポリ層を置いて熱処理してP
型ドーピング材料が基体内に拡散して活性ペース領域に
接触するようにさせる。フィールド酸化物に隣接してエ
ミッタの両側にこのデザインに従って指を入れ合わせた
形のコレクタを使用すると、活性ベースのあるepi領
域の下になっている埋められた層とコレクタとの間のア
ップ/ダウン抵抗が小さくなった素子をつくれる。薄い
epi領域だけを使用し、そして2つのコレクタ抵抗が
効果的につくられ、入れ合わせた形態のコレクタに延び
、有効な低いコレクタ抵抗となる。
この低いコレクタ抵抗を有利に利用してその埋められた
コレクタのシート抵抗は、コレクタを浅く埋めることに
より高められる。薄いepi とコレクタ領域の組み合
わせの正味の結果として比較的薄いデバイスが得られ、
そのような薄いデバイスは、低いシート抵抗の埋められ
た層を使用している従来のデバイスで必要としたものの
約1/2ないし2/3の程度の非常に浅いスロットもし
くはレンチにより隣の素子から分離できる。
浅いダブルコレクタを使用する本構造は先行技術よりも
浅く埋めた層と比較できる程度のコレクタ抵抗を有して
いる。浅く埋めたコレクタと浅いepi層との使用によ
りこの薄いepi層の使用により素子は製作しやすくな
り、そして欠陥が生じにくくなる。完全に酸化物絶縁さ
れていようと、トレンチ絶縁されていようと、素子を浅
くできるので絶縁深さはそれに応じて浅くなる。浅い絶
縁に必要なことはシリコンに大きい圧力をかけないこと
と、成形のための処理時間を長くしないことである。更
に、トレンチを切るのにひつような設備は非常に高価で
、典型的な6ミクロンのトレンチを切る時間は本発明の
約3−4ミクロンのトレンチの2倍である。このデバイ
スの別の利点は活性ベースを先ず拡散し、その後コレク
タとエミッタとを同時に形成し、マスキングトラレンス
はコレクタとエミッタとの間につくられ、例えそれらが
近接していても非常に高い破壊電圧をつくれる。
フィールド酸化物の配置後に非常に僅かな熱処理を必要
とし、浅いジャンクションも使用できる。
最後に、本発明のプロセスにおいて拡散ではなく植え込
まれたベースを設けることは比較的容易であり、そして
このプロセスの段階と順序はコンビネーションバイポー
ラデバイス(BfCMOS)の成形にも非常に向いてい
る。
(実施例) 実施例 高性能バイポーラ素子を製造するのには、デバイスの寸
法及びデバイス内の寄生容量を最小にするためにすべて
の要素をスペーサにより分離する、後述するような方法
が適している。
第2A図ないし第2G図は素子のレイアウトの3面図で
ある。中央の図はこの方法を実施するために用いられる
マスクを示している。下の図はこのマスク工程の結果と
して得られる構造の垂直断面図であり、右の図はこの垂
直断面図に対して90゜の角度で取られた同構造の垂直
横断面図である。したがって、素子の完全な断面立面図
はこれらの図により与えられる。
この方法は第2A図に示されたように7〜10Dcff
iのP型基板30から始まる。その後、マスクされてい
ないN型ドープ材料のシート埋め込み層32がそのドー
バントして砒素またはアンチモンを用いて形成される。
本発明の方法によれば、この埋め込み層32の厚さは約
1μでよい。最終製品にインクディジットコレクタ構造
を使用するため、非常に薄くて従って極めて制御可能な
埋め込み層が形成される。これは、この方法が実際には
このP型基板30と、約1 0 0 D/cjの抵抗を
有するN型ドープされた埋め込み層32とを有する前処
理されたウエーハから始まることを示唆している。
次の層(これももまた、マスクされていない層である。
)は、エビタキシャル層34であり、この層はNドープ
層であってその厚さはほぼ3/4μとなるだろう。この
工程を終了するまでは、埋め込みコレクタが形成されエ
ビタキシャル層が成長するまで特定の装置が形成されな
いので、ウェーハはバッチ形式で記憶できるはずである
ウェーハの表面を酸化した後、第1マスク工程を実施し
てトレンチ36、38を形成する。40、42で示され
る酸化物で縁取りされ、36、38で示される多結晶物
質で充たされたこれらのトレンチは、完全な絶縁した領
域を形成する。この領域には、活性NPN}ランジスタ
が形成されるだろう。
不透明なフィールドマスクが用いられてトレンチの境界
を形成する。この境界はウェーハ上で各バイポーラトラ
ンジスタを囲むだろう。2工程エッチング方法が用いら
れて、トレンチ36、38を形成する。最初のエッチン
グにより埋め込み層(コレクタ)までトレンチが形成さ
れるが基板内までは形成されない。次に、そのトレンチ
全体にわたりN゜ ドープをすることによって第2図の
点線で示されるようにN゛領域39が形成される。
その後、これが後の工程で形成されるコレクタ接点から
埋め込み層〈コレクタ)32への低抵抗電流路を与える
N+ ドーパントは、トレンチ36、38の側から単結
晶エビタキシャル層34およびマスク下の埋め込みFj
32まで拡赦される。第2のエッチング工程は埋め込み
コレクタを介して基板内へのトレンチのエッチングに関
係する。
トレンチ36、38の側壁を含むウェーハ全体が酸化さ
れる。トレンチの底部の酸化物がエッチされ、ウエーハ
全体がポリシリコンの付着物(これもトレンチ内の40
、42にあいて充たされている。)で覆われ、その後、
その面全体が平面化される。トレンチの形成およびその
酸化物の側壁40、42が、回路の隣接したトランジス
タの間の完全な電気的絶縁を与え、そのトレンチをポリ
シリコンで充たすことが、そのトレンチで形成された空
所をポリシリコンで充たすことによりデバイスの表面を
滑らかにするのを助ける。
次に第2B図に目を転じると、次のマスクが使用されて
、活性素子を囲み、さらにその素子を隣接した素子から
絶縁するとともに形成すべき接続部の一部のための絶縁
支持層を与えるだけのフィールド酸化物44の部分が形
成される。一般に、そのフィールド酸化物44はトレン
チ全体にわたって成長されてポリシリコントレンチの充
填物を電気的に絶縁する。窒化層(その範囲はマスクに
より決まる。》は、活性デバイスが配置されるべき領域
の酸化を防止する。
破線で囲んだ範囲に示すように、フィールド酸化物は一
般にシンカー内に突き出ており、これは「鳥の嘴」と呼
ばれている。フィールド酸化物の破線の範囲は、トレン
チ36、38の側壁に沿って、多結晶質のシリコンと単
結晶質のシリコンとの領域の間に存在する酸化物層の存
在の結果であり、その酸化物層は、熱によって促進され
るフィールド酸化物の反応を促す余分な自由シリコンは
有していない。その後、活性領域を形成する窒化物は除
去される。
次の過程は、第2C図に示すように、固有の或いは活性
ベース領域50を形成することである。
マスクはエビタクシー層の中に或る領域を形成する。こ
の領域には微量の硼素が添加物として(P型のベースに
対して)付加され、第2C図におけるP領域50として
示すように、活性ベースを形成する。P領域の側邪の勾
配は、続いて行われる加熱過程の間に起きる添加物とし
ての硼素の拡散の程度による。
次の過程は、第2D図に示すように、ベース50と並べ
てポリシリコンのエミッタおよびコレクタの接触52、
54、56を同時に形成することである。好ましい実施
態様においては、ポリシリコンのエミッタ52は活性ペ
ース50上に形成され、N型の不純物質を添加される。
また、好ましい実施態様においては、同じN型のポリ物
質の二つの領域54、56がさらに同時に形成される。
これらは本トランジスタ装置の中間コレクタ接触領域を
形成する際に用いられる。特に、第2D図に示すマスク
は、エミフタと二つのコレクタが形成される活性領域を
形成する際に用いられる。ポリシリコン層(ボリI)は
最初ウェーハ全体に形成される。次いで、ポリシリコン
にはN+の不純物が付加される。ポリを形成した後に、
本来の位置にあるようにN+ポリを添加することも可能
である。
エミッタ、コレクタ52、54、56を配置した後、チ
タニウムまたはタングス.テンをスパッタし、エミッタ
およびコレクタ上に珪素化合物の薄い層57、59を形
成する。次いで、表面全体を゛酸化物58で覆う。対象
物には、NPN}ランジスタのエミッタおよびコレクタ
の範囲として形成される範囲に位置する酸化物、珪素化
合物およびポリがサンドイッチ状に付加される。第2D
図のマスクを用いて゛、エミッタ、コレクタおよびそれ
ぞれの接触部からなる範囲を除く全ての範囲に右いて酸
化物、珪素化合物およびポリIがエッチングにより除去
され、ポリ■エミッタと二つのコレクタ要素とが残る。
これらのエミγタとコレクタとは第2D図のハッチの部
分で示すものであり、珪素化合物と酸化物とで覆われて
いる。
次の過程はスペーサ60、62、64、66、68を形
成することである。これらのスペーサは本素子における
エミッタとコレクタの拡散を分離させるものである。第
2E図に示すように、スペーサは本素子一面を酸化物層
で覆い、次いでこの酸化物層に異方性エッチングを施す
ことにより形成する。このエッチングによりエビタクシ
ー領域の酸化物と第2C図の酸化物58とが除去され、
コレクタとエミッタ領域の垂直方向の側壁および酸化物
層の分離スペーサ60、62、64、66、68に沿っ
て存在する酸化物が残る。
第2E図の右側に示されている横断面が円形であるスペ
ーサはステップ69を有する。このステップ69は、第
2E図に示すような接触パッドを形成するためのエッチ
ングを行う前にスペーサを形成したためにできたもので
ある。本過程においては、スペーサを形成すること、す
なわち前記過程で外郭を形成されたエミッタおよびコレ
クタのパターンを形成することよりも以前に、酸化物5
8内の接触パッドを最初にエッチングするように本過程
を改変することもできる。これによってスペーサのステ
ップを除去し、スベーサはポリの縁に沿ってのみ形成さ
れ、酸化物の付いたポリに沿っては形成されない。
限定して付加的に行う加熱と同様に、酸化物生成過程を
達成するために行う加熱によって、N+添加物源として
N+ポリ領域を用いてエミッタ領域70とコレクタ領域
72、74をエビタクシー層34内に拡散することがで
きる。拡散したエミッタ領域70は活性ベース領域内に
含まれ、エビタクシー34によってコレクタ領域?2、
74から十分に分離されている。
第2E図は、また、本発明において使用される方法を示
し、特に、ポリ層56の頂部の下に後述される異方性の
ステップの間に酸化層を介してエッチングすることによ
り、第1のポリ層56に接触するようにし、この結果、
接触は、エミッタ接点を与える目的で、このポリ層につ
くられ得る。
たとえ右側断面が1つの層への接点のみを示すとしても
、第1のポリ層56に酸化物を介してエッチングするこ
のステップは、エミッタ70及び入れ合った形状のコレ
クタ72の一端の両者への接点の窓を開けるように使用
され得ることが、マスクの設計から気付かれるべきであ
る。特に、第2E図の接点Iマスクは、ポリIを露呈す
るように離れてエッチングされるエミッタ及びコレクタ
接点のポリにわたって酸化コーティングの領域を形成す
る。前記パラグラフ(スペーサの構成)において示され
るように、第2D図の接点■マスクにより形成される接
点内の酸化物は、第2E図の右側断面に囲まれている酸
化ステップの除去で、第2D図のポリIマスク及びエッ
チングステップより以前に、除去され得る。第2E図の
底断面において、基本領域50は、両側の活性エミッタ
70の端縁を越えて拡がっていることに気付かれたい。
また、エビタキシー内に拡散するポリI内のNタイプド
ーパントからの結果であるエミッタ70、コレクタ72
、74のそれぞれの下に、非常に薄い層に気付かれたい
。この拡散された領域は、実際に、活性コレクタ、エミ
ッタ接点、活性エミッタ領域を形成する。この拡散は、
エミッタ及びコレクタ接点抵抗を減少させ、シンカー3
9により埋め込み層(コレクタ)によりコレクタ接点を
つくるのを助ける。
第2F図に示される次のステップは、Pドープされたポ
リ堆積である第2のポリ層を置く。このボリ76の層は
、コレクタ58を覆いスペーサ酸化物60を覆ってステ
ップダウンする酸化層にわたってコレクタepi34の
領域内に通過して、下の基本シリコン層50に接触する
ようにし、そして、エミッタ70を覆い再び下のシリコ
ン基体50にステップダウンする酸化物にわたって通過
し、それから、他のコレクタ酸化領域58の頂部にわた
って通過する。この領域は、導電領域であるように入れ
合った形状のコレクタの一方側にわたって出され、フィ
ールド酸化物82にわたって終端する。第2F図に示さ
れるマスク内の窓は、第2E図に示されるマスク内の窓
に整合させられ、該窓よりわずかに大きいことに気付か
れたい。このサイズ関係は、ポリの第1の層57、58
及び第2の層83の間で達成するように、使用される。
特に、ポリシリコン島及び相互結合を形成するように、
ポリシリコンの第2の層は、全表面にわたって堆積させ
られ、Pドーパン} (BF.)でインプラントされる
。全表面は、それから、窒化物により覆われ、基体領域
への、エミッタ及びコレクタ電極、抵抗本体への、ロー
カル相互結合への接点として作用する導電ボリ■に単に
わたって窒化物を残すマスクが形成される。窒化物を使
用してポリ■をマスクし、この窒化物の外側のポリ■は
、除去される(過エッチングなしに)。
窒化物の外側の領域は、それから、酸化され、残りのP
ドープされたポリを絶縁酸化物に変換し、一方、ポリ■
端縁に沿って絶縁酸化キャップを形成している。
第2G図に示されるマスクステップは、ポリの適切な層
の下に、基体コレクタ及びエミッタ接点90、92、9
4を形成するように、講じられる。
Pドープされたポリ層83及び活性ベース領域50間の
結合は、ドープされたポリ層を熱処理することにより、
与えられ、これは、ポリ内のPタイプドーピング材質が
下の基板34内に拡散するようにし、付帯的ベース領域
86、88をつくり、この領域86、88は、このPタ
イブポリ材質及び活性真正ベース500間に接点を与え
る。特別のステップをこのプロセスに加え、Pポリ層の
堆積に従わねばならない珪素化合物のステップより前に
、Pポリ層をマスクすることにより、ポリ抵抗を簡単に
形成するようにすることは、可能である。このマスクス
テップなしに、全てのPボリは、珪素化合される。マス
クステップにより、珪素化合物が形成されない場合に、
抵抗は、第21図に示されるように、接触子の1つに直
列であるように、形成され得る。すなわち、ドープされ
たボリ■は、導電であるが、珪素化合物で覆われたポリ
■の領域(約1〜2オーム/平方)より、かなり高い抵
抗(約500オーム/平方)を有する。ドープされる領
域の長さ、シート抵抗、及び、断面領域を注意深く制御
することにより、プロセスは、(抵抗マスクで)活性抵
抗にわたって窒化物を残し、一方、抵抗マスクの外側の
残りのポ!Jn98を珪素化合する97により、抵抗9
6を形成する(第21図)。
第2G図に示す様に、ガラス層91が構造全体を覆って
いる。接触子90、92、94が設置される部分には窓
が開けられている。
第2G図に示される完成した断面図を見る者にとっては
直ちに明らかであるように、極めて薄い層34及び32
は本発明の素子の薄いエビ層及び埋め込み層を形成する
のに必要である。二重のコレクタ領域72、74を有す
る入り込んだコレクタが設けられているので、コレクタ
及び下層の埋め込み層320間のアップ/ダウン抵抗が
、薄膜34の存在及びエミッタから二つのコレクタの各
々までの間でバランスされたコレクタ抵抗の存在の両方
により減少される。コレクタはエミッタと同じ活性領域
にあるので、第1図の従来の素子と比較してエミッタか
らの距離を約半分にして設置することができる。エミッ
タから半分の距離でコレクタが位置しているので、コレ
クタ抵抗は約1/4に減少することができる。埋め込み
層はより薄《する(約1/4)ことができ、従来技術の
1/2から1/3の深さの分離技術を用いることができ
、且つ同様のコレクタ抵抗値を維持することができ・る
。このことは、製造時間及びコストを減少し、制御を改
善し、より小さい寄生コレクター基板間容量(40%)
を有するより浅い構造を可能にする。従って、より高速
の機能を達成する。
同様に、より低いコレクタ抵抗が本発明の方法の目標と
なる場合は、このコレクタ抵抗は同じ方法により約1/
4に減少することができる。
Nポリからなるコレクタおよびエミッタを用いると、エ
ミッタ及びコレクタを同じ分離構造内に集積することが
可能になる。同じ方法及び構造でエミッタ及びコレクタ
を形成することにより、コレクタ及びエミッタ要素間の
ホトリソグラフィにより決められた領域内に位置するベ
ース要素および接触子(約0.25ミクロンの酸化物ス
ベーサによって分離されている)を有し、後のステップ
においてマスクのアライメントに対する配慮が除去され
る。従って、エミッタから約半分の距離で、且つ従来技
術と比較してより小さい基板対全コレクタ領域比40%
を有している二重コレクタを形成することを可能にする
上述の説明から同様に明らかなように、スペーサ60、
62、64、66がベース領域50とコレクタ領域72
、74との間に与えれ、コレクタからベースの距離が3
/1(Nクロンの程度の極めて狭い場合であっても、寄
生容量は極めて小さくブレークダウン電圧を比較的高い
値に維持することができる。
この構造の付加的な利点は、エミッタの下の活性領域は
決してエッチ(RIE)されず、本質的により欠陥が少
ない、従って、より歩留まりが高いということにある。
従来の素子及び製造方法はポリIを第1のPドープベー
ス(Pポリ最先製造方法)として設け、エミッタ用Pポ
リストライプ間の空間を開けている。ベース領域間の領
域の下層の単結晶シリコンは、反応性イオンエッチ(R
IE)の照射に曝され、エミッタを損傷する可能性があ
る。本発明のNポリを先にする製造方法は、活性エミッ
タが先設けられ、浅い且つ感度の高いエミッタ領域のシ
リコンをポリエッチ(シリコンエッチ)またRIEスペ
ーサエッチ(酸化物エッチ)の何れの影響も受けない。
【図面の簡単な説明】
第1図は、比較的小さい構造の装置を作るのに使用され
る従来技術を説明する図、 第2A図から第2G図は、本発明における各工程を実施
するのに使用されるシークエンスを説明する図、 第2H図は、完成したNPN素子の平面図、第2■図は
、本発明の技術により可能なP型抵抗の説明図。 く土 ’T

Claims (5)

    【特許請求の範囲】
  1. (1)僅かな空隙を有して入り込んだコレクタ及びエミ
    ッタ接触子を有するバイポーラトランジスタを製造する
    方法において、 P型基板材料層上にN型材料層を設けてなる基板内に素
    子領域を決める工程であり、前記バイポーラトランジス
    タは、前記N型材料を通過して前記P型材料層迄延びる
    前記領域を囲む領域分離シンカの形成及びこの分離体上
    にフィールド酸化を形成することにより形成される工程
    、前記基板中にP型材料の活性ベース領域を形成する工
    程、 前記基板上に前記ベース領域を覆う領域が定められたN
    ドープポリシリコンの層を形成する工程、 前記領域が定められたNドープポリシリコン層上に酸化
    物を堆積し、前記層をエッチングして前記コレクタおよ
    び前記エミッタ上に保護層を形成する工程、 下層にNドープ材料を拡散して、バイポーラトランジス
    タのコレクタ及びエミッタを形成する工程、 前記酸化物の層上に領域が定められたPドープ材料の層
    を形成する工程、 前記活性ベース領域と接触するが前記分離によって前記
    コレクタ領域から分離されてPドーピング材料を前記基
    板中に拡散して、低いコレクタベース間容量を有する最
    小構造素子を形成する工程を有するバイポーラトランジ
    スタを製造する方法。
  2. (2)前記N型シリコン材料が、N型エピタキシャル層
    であることを特徴とする請求項1記載の方法。
  3. (3)前記ベース領域を形成する工程が、ボロンのイオ
    ン注入によって前記領域を形成する工程を含むことを特
    徴とする請求項1記載の方法。
  4. (4)Nドープされたポリシリコンの層を形成する工程
    が、前記活性ベース領域と前記フィールド酸化物領域に
    隣接するコレクタを同時に決める工程を含み、最小コレ
    クターベース間容量及び最小コレクター基板間容量が達
    成されることを特徴とする請求項1記載の方法。
  5. (5)前記酸化物層をエッチングする工程が、異方的に
    前記酸化物層をエッチングし、前記領域が定められてい
    るコレクタ及びエミッタ領域に隣接するスペーサーを作
    る工程からなり、前記Pドープされたポリシリコン領域
    がコレクタ及びエミッタから隔離されていることを特徴
    とする請求項1記載の方法。
JP1091698A 1988-04-11 1989-04-11 高性能バイポーラ構造製造方法 Expired - Lifetime JP2905216B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18062688A 1988-04-11 1988-04-11
US180626 1988-04-11

Publications (2)

Publication Number Publication Date
JPH02229437A true JPH02229437A (ja) 1990-09-12
JP2905216B2 JP2905216B2 (ja) 1999-06-14

Family

ID=22661147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1091698A Expired - Lifetime JP2905216B2 (ja) 1988-04-11 1989-04-11 高性能バイポーラ構造製造方法

Country Status (3)

Country Link
EP (1) EP0337720B1 (ja)
JP (1) JP2905216B2 (ja)
DE (1) DE68928787T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304262A (ja) * 1992-04-27 1993-11-16 Toshiba Corp 半導体装置およびその製造方法
JPH08274109A (ja) * 1994-10-28 1996-10-18 Consorzio Per La Ric Sulla Microelettronica Nel Mezzogiorno 高周波バイポーラトランジスタ構体及びその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930004720B1 (ko) * 1988-11-04 1993-06-03 마쯔시따 덴끼 산교 가부시끼가이샤 반도체장치 및 그 제조방법
JP3145694B2 (ja) * 1990-08-28 2001-03-12 日本電気株式会社 半導体装置
FR2672733B1 (fr) * 1991-02-13 1997-08-22 France Telecom Perfectionnement au collecteur d'un transistor bipolaire compatible avec la technologie mos.
EP0608999B1 (en) * 1993-01-29 1997-03-26 National Semiconductor Corporation Bipolar transistors and methods for fabrication thereof
DE10318422B4 (de) 2003-04-23 2006-08-10 Infineon Technologies Ag Hochfrequenz-Bipolartransistor mit Silizidregion und Verfahren zur Herstellung desselben
CN113474878A (zh) * 2018-10-12 2021-10-01 瑟其福耐斯特有限公司 制造晶体管器件的方法
CN114400261B (zh) * 2021-12-27 2023-09-15 理想晶延半导体设备(上海)股份有限公司 电池背部结构及其制备方法、电池

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5053652A (ja) * 1973-09-10 1975-05-12
JPS51149950A (en) * 1975-06-16 1976-12-23 Wildt Mellor Bromley Ltd Knitting machine
JPS52110965A (en) * 1976-03-08 1977-09-17 Asa Sa Device for holding and cutting yarn
JPS5555275U (ja) * 1978-09-21 1980-04-14
JPS5943545A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd 半導体集積回路装置
JPS6010748A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd 半導体装置の製造方法
JPS61224456A (ja) * 1985-03-29 1986-10-06 Toshiba Corp バイポ−ラ型半導体装置の製造方法
JPS62185369A (ja) * 1986-02-10 1987-08-13 Oki Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604789A (en) * 1985-01-31 1986-08-12 Inmos Corporation Process for fabricating polysilicon resistor in polycide line
EP0193934B1 (en) * 1985-03-07 1993-07-21 Kabushiki Kaisha Toshiba Semiconductor integreated circuit device and method of manufacturing the same
CA1258320A (en) * 1985-04-01 1989-08-08 Madhukar B. Vora Small contactless ram cell
US4740482A (en) * 1985-11-13 1988-04-26 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing bipolar transistor
DE3784974T2 (de) * 1986-07-16 1993-08-26 Texas Instruments Inc Selbstjustierter vlsi bipolarer transistor.

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5053652A (ja) * 1973-09-10 1975-05-12
JPS51149950A (en) * 1975-06-16 1976-12-23 Wildt Mellor Bromley Ltd Knitting machine
JPS52110965A (en) * 1976-03-08 1977-09-17 Asa Sa Device for holding and cutting yarn
JPS5555275U (ja) * 1978-09-21 1980-04-14
JPS5943545A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd 半導体集積回路装置
JPS6010748A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd 半導体装置の製造方法
JPS61224456A (ja) * 1985-03-29 1986-10-06 Toshiba Corp バイポ−ラ型半導体装置の製造方法
JPS62185369A (ja) * 1986-02-10 1987-08-13 Oki Electric Ind Co Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304262A (ja) * 1992-04-27 1993-11-16 Toshiba Corp 半導体装置およびその製造方法
JPH08274109A (ja) * 1994-10-28 1996-10-18 Consorzio Per La Ric Sulla Microelettronica Nel Mezzogiorno 高周波バイポーラトランジスタ構体及びその製造方法

Also Published As

Publication number Publication date
DE68928787T2 (de) 1998-12-24
EP0337720A2 (en) 1989-10-18
DE68928787D1 (de) 1998-09-24
EP0337720A3 (en) 1990-07-25
JP2905216B2 (ja) 1999-06-14
EP0337720B1 (en) 1998-08-19

Similar Documents

Publication Publication Date Title
US6900519B2 (en) Diffused extrinsic base and method for fabrication
US4066473A (en) Method of fabricating high-gain transistors
JPS6148784B2 (ja)
JPS62588B2 (ja)
US4705599A (en) Method for fabricating bipolar transistor in integrated circuit
JPH05175227A (ja) 横方向バイポーラ・トランジスタ及び横方向p−n−pトランジスタの形成方法、バイポーラ・トランジスタならびに横方向p−n−pトランジスタ
JPH0420265B2 (ja)
US20030080394A1 (en) Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits
US6764918B2 (en) Structure and method of making a high performance semiconductor device having a narrow doping profile
AU601575B2 (en) High performance sidewall emitter transistor
US5144403A (en) Bipolar transistor with trench-isolated emitter
JPH0630359B2 (ja) バイポーラトランジスタの製造方法
EP0139130A1 (en) Method for making a high performance transistor integrated circuit and the resulting integrated circuit
US4979010A (en) VLSI self-aligned bipolar transistor
KR0128339B1 (ko) Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법
JP2905216B2 (ja) 高性能バイポーラ構造製造方法
JPH0241170B2 (ja)
US5063168A (en) Process for making bipolar transistor with polysilicon stringer base contact
US5104816A (en) Polysilicon self-aligned bipolar device including trench isolation and process of manufacturing same
JPH04102335A (ja) セルフアライン接触を有するバイポーラトランジスタの製作プロセス
US6004855A (en) Process for producing a high performance bipolar structure
US4799099A (en) Bipolar transistor in isolation well with angled corners
US4974046A (en) Bipolar transistor with polysilicon stringer base contact
EP0231740A2 (en) A polysilicon self-aligned bipolar device and process of manufacturing same
JP2660360B2 (ja) 半導体装置およびその製造方法