JPH0223026A - 過電流保護機能付半導体電力変換装置 - Google Patents
過電流保護機能付半導体電力変換装置Info
- Publication number
- JPH0223026A JPH0223026A JP63170104A JP17010488A JPH0223026A JP H0223026 A JPH0223026 A JP H0223026A JP 63170104 A JP63170104 A JP 63170104A JP 17010488 A JP17010488 A JP 17010488A JP H0223026 A JPH0223026 A JP H0223026A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- transistor
- arm
- overcurrent protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Protection Of Static Devices (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【産業上の利用分野１
この発明はいわゆる自己消弧形の半導体素子をブリッジ
接続してなるインバータ装置としての半導体電力変換装
置において、特に負荷短絡や地絡などによって生じる過
電流から前記半導体素子を保護する機能を備えた半導体
電力変換装置に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。 【従来の技術】 この種の半導体電力変換装置として、第５図に示すよう
なインバータ回路が知られている。同図において１はこ
のインバータ回路に対する直流電源の正極Ｐと同負極Ｎ
との間に接続された平滑コンデンサ、２〜７はそれぞれ
ベース駆動回路１４〜１９によって開閉駆動されるＮＰ
Ｎトランジスタで、この場合３相ブリツジインバ一タ回
路を構成している。 即ち、正極側アーム素子としてのトランジスタ２〜４と
負極側アームとしてのトランジスタ５〜７はそれぞれ直
列に接続されて、この接続点からそれぞれ３相交流Ｕ、
Ｖ、Ｗが取出されると共に、この各直列回路の電流流入
端としてのコレクタは直流電源の正極Ｐに、同じく各直
列回路の電流流出端としてのエミッタは直流電源の負極
Ｎに接続されている。 次に８〜１３はそれぞれ各トランジスタ２〜７と逆並列
の電流路を構成する高速型ダイオードとしてのフリーホ
イーリングダイオードである。 また２０〜２２および２３はそれぞれベース駆動回路１
４〜１６および１７〜１９に対する直流電源としてのベ
ース駆動電源である。そしてこの電源のうち２３は次に
述べる過電流保護回路２４の電源をも兼ねている。 ２５は前記負極側アーム素子のトランジスタ５〜７から
負極Ｎに至る直流饋電路内に挿入された電流検出用抵抗
器である。 この電流検出用抵抗器２５は図示の接続とすることで、
第６図に実線矢印で示す経路を流れる電流を検出する。 ここで電流検出用抵抗器２５の両端に発生する電圧は過
電流保護回路２４に導かれ、予め設定されている電圧値
と比較されることにより、過電流が検出されると、この
過電流保護回路２４から前記トランジスタブリッジ回路
の負極側アームの各トランジスタ５〜７に対するベース
駆動回路１７〜１９ヘトランジスタ５〜７をオフさせる
信号が送出される。以上のように従来は過電流を検知し
て負極側アームのトランジスタをオフすることにより、
過電流から素子を保護していた。
接続してなるインバータ装置としての半導体電力変換装
置において、特に負荷短絡や地絡などによって生じる過
電流から前記半導体素子を保護する機能を備えた半導体
電力変換装置に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。 【従来の技術】 この種の半導体電力変換装置として、第５図に示すよう
なインバータ回路が知られている。同図において１はこ
のインバータ回路に対する直流電源の正極Ｐと同負極Ｎ
との間に接続された平滑コンデンサ、２〜７はそれぞれ
ベース駆動回路１４〜１９によって開閉駆動されるＮＰ
Ｎトランジスタで、この場合３相ブリツジインバ一タ回
路を構成している。 即ち、正極側アーム素子としてのトランジスタ２〜４と
負極側アームとしてのトランジスタ５〜７はそれぞれ直
列に接続されて、この接続点からそれぞれ３相交流Ｕ、
Ｖ、Ｗが取出されると共に、この各直列回路の電流流入
端としてのコレクタは直流電源の正極Ｐに、同じく各直
列回路の電流流出端としてのエミッタは直流電源の負極
Ｎに接続されている。 次に８〜１３はそれぞれ各トランジスタ２〜７と逆並列
の電流路を構成する高速型ダイオードとしてのフリーホ
イーリングダイオードである。 また２０〜２２および２３はそれぞれベース駆動回路１
４〜１６および１７〜１９に対する直流電源としてのベ
ース駆動電源である。そしてこの電源のうち２３は次に
述べる過電流保護回路２４の電源をも兼ねている。 ２５は前記負極側アーム素子のトランジスタ５〜７から
負極Ｎに至る直流饋電路内に挿入された電流検出用抵抗
器である。 この電流検出用抵抗器２５は図示の接続とすることで、
第６図に実線矢印で示す経路を流れる電流を検出する。 ここで電流検出用抵抗器２５の両端に発生する電圧は過
電流保護回路２４に導かれ、予め設定されている電圧値
と比較されることにより、過電流が検出されると、この
過電流保護回路２４から前記トランジスタブリッジ回路
の負極側アームの各トランジスタ５〜７に対するベース
駆動回路１７〜１９ヘトランジスタ５〜７をオフさせる
信号が送出される。以上のように従来は過電流を検知し
て負極側アームのトランジスタをオフすることにより、
過電流から素子を保護していた。
しかしながら電流検出用抵抗器２５は第６図（ａ）に示
す通り、負極側アームのトランジスタ５〜７を流れる電
流を検出することは可能であるが、正極側アームのトラ
ンジスタ２〜４を流れる電流につイテハ全てノ場合を検
出することは不可欠であった。例えば第６図（ｂ）に破
線で示す環流モードの電流や、図示していないが地絡発
生時に正極側トランジスタ２〜４を介して流れる地絡電
流は抵抗２５では検出不能である。 このように従来は種々の要因で発生する過電流から素子
を保護することが必ずしも可能という訳ではなく、確実
に素子を保護するには別に保護用機器を設けるとか素子
の常時の電流を大幅に低減するなどの対応が必要であり
、装置の小形化を阻害すると共に、コスト高となるとい
う問題があった。 そこで本発明の課題は、直流電源の正極Ｐから正極側ア
ームのトランジスタ２〜４に至る直流饋電路内に自身を
流れる電流を制限またはしゃ断する正極側過電流保護手
段をさらに負荷することにより、種々の要因によって生
じる過電流から確実にインバータ回路の半導体素子を保
護し、かつ電力変換装置を小形、低コスト化することに
ある。
す通り、負極側アームのトランジスタ５〜７を流れる電
流を検出することは可能であるが、正極側アームのトラ
ンジスタ２〜４を流れる電流につイテハ全てノ場合を検
出することは不可欠であった。例えば第６図（ｂ）に破
線で示す環流モードの電流や、図示していないが地絡発
生時に正極側トランジスタ２〜４を介して流れる地絡電
流は抵抗２５では検出不能である。 このように従来は種々の要因で発生する過電流から素子
を保護することが必ずしも可能という訳ではなく、確実
に素子を保護するには別に保護用機器を設けるとか素子
の常時の電流を大幅に低減するなどの対応が必要であり
、装置の小形化を阻害すると共に、コスト高となるとい
う問題があった。 そこで本発明の課題は、直流電源の正極Ｐから正極側ア
ームのトランジスタ２〜４に至る直流饋電路内に自身を
流れる電流を制限またはしゃ断する正極側過電流保護手
段をさらに負荷することにより、種々の要因によって生
じる過電流から確実にインバータ回路の半導体素子を保
護し、かつ電力変換装置を小形、低コスト化することに
ある。
前記の課題を解決するために本発明の装置は、ｒ第１の
可制御半導体素子（トランジスタ２〜７など）をブリッ
ジ接続してなる単相または多相のインバータ回路であっ
て、 前記可制御半導体素子は少なくともアノード端子（コレ
クタなど）、カソード端子（エミッタなど）および制御
端子（ベースなど）を備え、前記カソード端子と制御端
子との間に加えた駆動信号に応じて、前記アノード端子
とカソード端子との間の導通状態を可変し得るもの（Ｎ
ＰＮ）ランジスタなと）であるようなインバータ回路に
おいて、直流電源の正極（Ｐなど）から前記ブリッジ接
続回路に至る直流饋電路内に、正極側過電流保護手段（
電流制限回路５０．電流しゃ断回路６０など）を挿入し
、 前記第１の可制御半導体素子のうち前記過電流保護手段
に接続される各可制御半導体素子（トランジスタ２〜４
など、以下正極側アーム素子と呼ぶ）とそれぞれ逆極性
の並列路を構成する各フリーホイーリングダイオード（
８〜ｌＯなど）のカソード端子を前記過電流保護手段の
前記直流電源側（の端子ＴＰなど）に接続すると共に、
前記過電流保護手段は少なくとも電流検出抵抗（５１，
６１など）と前記可制御半導体素子と同様な構成の第２
の可制御半導体素子（ＮＰＮ）ランジスタ５２．６２な
ど）との直列回路であうで、前記直流饋電路の饋電々流
を通ずる直流回路を備えるようにし、さらに この第２の可制御半導体素子は、前記電流検出抵抗の両
端電圧に基づいて、自身を流れる電流を制限またはしゃ
断するものであり、かつ前記の各正極側アーム素子の駆
動回路（１４〜１６など）の各直流電源（ベース駆動電
源２０〜２２など）の正極端からそれぞれ補助ダイオー
ド（２８〜３０など）を介して駆動電力を供給されるも
のであるように１するものとする。
可制御半導体素子（トランジスタ２〜７など）をブリッ
ジ接続してなる単相または多相のインバータ回路であっ
て、 前記可制御半導体素子は少なくともアノード端子（コレ
クタなど）、カソード端子（エミッタなど）および制御
端子（ベースなど）を備え、前記カソード端子と制御端
子との間に加えた駆動信号に応じて、前記アノード端子
とカソード端子との間の導通状態を可変し得るもの（Ｎ
ＰＮ）ランジスタなと）であるようなインバータ回路に
おいて、直流電源の正極（Ｐなど）から前記ブリッジ接
続回路に至る直流饋電路内に、正極側過電流保護手段（
電流制限回路５０．電流しゃ断回路６０など）を挿入し
、 前記第１の可制御半導体素子のうち前記過電流保護手段
に接続される各可制御半導体素子（トランジスタ２〜４
など、以下正極側アーム素子と呼ぶ）とそれぞれ逆極性
の並列路を構成する各フリーホイーリングダイオード（
８〜ｌＯなど）のカソード端子を前記過電流保護手段の
前記直流電源側（の端子ＴＰなど）に接続すると共に、
前記過電流保護手段は少なくとも電流検出抵抗（５１，
６１など）と前記可制御半導体素子と同様な構成の第２
の可制御半導体素子（ＮＰＮ）ランジスタ５２．６２な
ど）との直列回路であうで、前記直流饋電路の饋電々流
を通ずる直流回路を備えるようにし、さらに この第２の可制御半導体素子は、前記電流検出抵抗の両
端電圧に基づいて、自身を流れる電流を制限またはしゃ
断するものであり、かつ前記の各正極側アーム素子の駆
動回路（１４〜１６など）の各直流電源（ベース駆動電
源２０〜２２など）の正極端からそれぞれ補助ダイオー
ド（２８〜３０など）を介して駆動電力を供給されるも
のであるように１するものとする。
この発明は、正極側アームの自己消弧形半導体素子に流
れる電流が、負極側の素子と同様の考え方を適用するこ
とにより検出可能であることに着目したもので、直流電
源の正極から正極側アーム素子に至る電流経路に電流制
限回路または電流しゃ断回路を設は半導体素子を短絡な
どによって生じる過電流から保護しようとするものであ
る。その際、前記電流制限回路またはしゃ断回路の動作
に必要な電力は、正極側アーム素子の駆動直流電源から
供給する構成とし、回路構成を簡素化したものである。
れる電流が、負極側の素子と同様の考え方を適用するこ
とにより検出可能であることに着目したもので、直流電
源の正極から正極側アーム素子に至る電流経路に電流制
限回路または電流しゃ断回路を設は半導体素子を短絡な
どによって生じる過電流から保護しようとするものであ
る。その際、前記電流制限回路またはしゃ断回路の動作
に必要な電力は、正極側アーム素子の駆動直流電源から
供給する構成とし、回路構成を簡素化したものである。
以下第１図ないし第４図に基づいて本発明の詳細な説明
する。第１図および第２図はそれぞれ本発明の第１およ
び第２の実施例としての構成回路図で、いずれも第５図
に対応するものである。 また第４図は第１図、第２図の動作説明用の電流経路図
である。 第１図においてトランジスタブリッジ回路における直流
電源の負極Ｎ側の構成および動作は従来例と同じである
ので説明は省略する０次に直流電源の正極Ｐ側の構成と
しては第１図に示す通り、正極Ｐから正極側アームのト
ランジスタ２〜４に至る直流饋電路内に電流制限回路５
０が挿入されるものである。そしてこの電流制限回路５
０の正ＪＰ側の直流端子ＴＰ（母線でも可）にフリーホ
イーリングダイオード８〜ｌＯのカソードが接続される
。 このような構成とすることにより第４図（ａ）、 （ｂ
）に示すように、正極Ｐ側アームのトランジスタ２〜４
を流れる電流（実線矢印）は電流制限回路５０を経由し
て流れることになり、電流制限回路５０の機能により過
電流を抑制することができる。 ここで電流制限回路５０の構成例としては第１図中に示
すものがあり、この回路５０ではＮＰＮ ）ランジスタ
５２および電流検出抵抗５１の直列回路を介して正極Ｐ
からトランジスタ２〜４に流入する電流が増大しようと
して、抵抗５１の両端電圧が増加すると、ＮＰＮ トラ
ンジスタ５３のベース電流が増加してそのコレクタ・ベ
ース間電圧、従ってトランジスタ５２のベース・エミッ
タ間電圧を下げるため、トランジスタ５２のコレクタ電
流が制限される。 この図に示すようにトランジスタ５２としてバイポーラ
トランジスタを用いた場合には、通常動作時にはトラン
ジスタ５２にベース電流を供給し続ける必要がある。そ
こで本発明では、正極側各アームのトランジスタ２〜４
の駆動電源２０〜２２の正側端子から、高速ダイオード
２８〜３０を経て、電流抑制用の抵抗器２７を介してト
ランジスタ５２にベース電圧を供給する構成とし、回路
構成を簡素化している。例えば、トランジスタ２が導通
している場合には、電源２０→ダイオード２８→抵抗器
２７を介してスイッチ素子５２のベース→同エミッタ→
電流検出用抵抗５１→トランジスタ２のコレクタ→同２
のエミッタ（＝電源２０の負側端子）の経路でトランジ
スタ５２にベース電流が供給される。トランジスタ５２
がＭＯＳゲート形半導体素子の場合も同様である。 次に第２図は第１図の電流制限回路５ｏに代わり、電流
しゃ断回路６０を用いたものである。即ち第２図におい
ては正極Ｐから正極側アームのトランジスタ２〜４へ至
る直流積電路内にＮＰＮトランジスタ６２と電流検出回
路ＣＤ（ＣＤＩ）との直列回路が挿入され、トランジス
タ６２の正極Ｐ側の直流端子（コレクタ）ＴＰヘフリー
ホイーリングダイオード８〜１０のカソードが接続され
ている。 このような構成とすることにより、第４図に示すように
正極側アームのトランジスタ２〜４を流れる電流は如何
なる場合でもこの電流しゃ断回路６０を経由して流れる
ことになる。 この電流しゃ断回路６０内の電流検出回路ＣＤＩはセン
サである電流検出抵抗６１と、この抵抗の両端電圧を所
定の基準電圧（この例ではＮＰＮ トランジスタ６４の
ベース・エミッタ電圧ＶＢＥ）とを比較する検出部とし
てのＮＰＮ ｌ−ランジスタロ４と、検出した過電流信
号を保持してＮＰＮ トランジスタ６２の駆動信号を取
り除くことにより、該トランジスタ６２をオフする機能
を果すＰＮＰ ）ランジスタロ３を有している。 第３図はこの電流検出回路ＣＤの別の例ＣＤ２を示した
もので、図中の端子記号ａ、ｂ、ｃはそれぞれ第２図記
載の電流検出回路ＣＤＩの端子記号ａ、ｂ、ｃに対応す
る。第３図において、電流検出抵抗６１の両端電圧が、
ダイオード６５のえん層電圧とＮＰＮトランジスタ６４
０ベース・エミッタ電圧ＶＢＥとの和を超えると、ＮＰ
Ｎ ｌ−ランジスタロ４がオンし、ＰＮＰ トランジス
タ６３のエミッタ。 ベースを経由して電流が流れ、ＰＮＰ ）ランジスタロ
３もオンとなる。このＰＮＰトランジスタ６３のコレク
タ電流はＮＰＮ ｌ−ランジスタロ４のベース電流とな
り、トランジスタ６３．６４は共にオン状態を保持され
る。これによりトランジスタ６２のベース電流がバイパ
スされてトランジスタ６２はオフに切替わる。この第３
図の回路では抵抗６６の値を比較的大きくすることがで
きるので、トランジスタ６３゜６４は比較的小さな電流
でもオンの保持動作が可能である。 このようにして、正極側アームのトランジスタ２〜４に
過電流が流れるとトランジスタ６２がオフし、過電流か
ら素子を保護する。トランジスタ６２としてバイポーラ
トランジスタを用いた場合には、通常動作時にはトラン
ジスタにベース電流を供給し続ける必要がある。本発明
では、正極側各アームのトランジスタ２〜４の駆動電源
２０〜２２の正側端子から、高速ダイオード２８〜３ｏ
を経て電流制限用の抵抗器２７を介してトランジスタ６
２にベース電流を供給する構成とし、回路構成を簡素化
している。例えばトランジスタ２が導通している場合に
は、電ａ２０→ダイオード２８→抵抗器２７→を介して
トランジスタ６２のベース−同エミッタ→電流検出用抵
抗６１→トランジスタ２のコレクタ→同エミッタ（＝電
源２０の負側端子）の経路でトランジスタ６２にベース
電流が供給される。トランジスタ６２がＭＯＳゲート形
半導体素子の場合も同様である。
する。第１図および第２図はそれぞれ本発明の第１およ
び第２の実施例としての構成回路図で、いずれも第５図
に対応するものである。 また第４図は第１図、第２図の動作説明用の電流経路図
である。 第１図においてトランジスタブリッジ回路における直流
電源の負極Ｎ側の構成および動作は従来例と同じである
ので説明は省略する０次に直流電源の正極Ｐ側の構成と
しては第１図に示す通り、正極Ｐから正極側アームのト
ランジスタ２〜４に至る直流饋電路内に電流制限回路５
０が挿入されるものである。そしてこの電流制限回路５
０の正ＪＰ側の直流端子ＴＰ（母線でも可）にフリーホ
イーリングダイオード８〜ｌＯのカソードが接続される
。 このような構成とすることにより第４図（ａ）、 （ｂ
）に示すように、正極Ｐ側アームのトランジスタ２〜４
を流れる電流（実線矢印）は電流制限回路５０を経由し
て流れることになり、電流制限回路５０の機能により過
電流を抑制することができる。 ここで電流制限回路５０の構成例としては第１図中に示
すものがあり、この回路５０ではＮＰＮ ）ランジスタ
５２および電流検出抵抗５１の直列回路を介して正極Ｐ
からトランジスタ２〜４に流入する電流が増大しようと
して、抵抗５１の両端電圧が増加すると、ＮＰＮ トラ
ンジスタ５３のベース電流が増加してそのコレクタ・ベ
ース間電圧、従ってトランジスタ５２のベース・エミッ
タ間電圧を下げるため、トランジスタ５２のコレクタ電
流が制限される。 この図に示すようにトランジスタ５２としてバイポーラ
トランジスタを用いた場合には、通常動作時にはトラン
ジスタ５２にベース電流を供給し続ける必要がある。そ
こで本発明では、正極側各アームのトランジスタ２〜４
の駆動電源２０〜２２の正側端子から、高速ダイオード
２８〜３０を経て、電流抑制用の抵抗器２７を介してト
ランジスタ５２にベース電圧を供給する構成とし、回路
構成を簡素化している。例えば、トランジスタ２が導通
している場合には、電源２０→ダイオード２８→抵抗器
２７を介してスイッチ素子５２のベース→同エミッタ→
電流検出用抵抗５１→トランジスタ２のコレクタ→同２
のエミッタ（＝電源２０の負側端子）の経路でトランジ
スタ５２にベース電流が供給される。トランジスタ５２
がＭＯＳゲート形半導体素子の場合も同様である。 次に第２図は第１図の電流制限回路５ｏに代わり、電流
しゃ断回路６０を用いたものである。即ち第２図におい
ては正極Ｐから正極側アームのトランジスタ２〜４へ至
る直流積電路内にＮＰＮトランジスタ６２と電流検出回
路ＣＤ（ＣＤＩ）との直列回路が挿入され、トランジス
タ６２の正極Ｐ側の直流端子（コレクタ）ＴＰヘフリー
ホイーリングダイオード８〜１０のカソードが接続され
ている。 このような構成とすることにより、第４図に示すように
正極側アームのトランジスタ２〜４を流れる電流は如何
なる場合でもこの電流しゃ断回路６０を経由して流れる
ことになる。 この電流しゃ断回路６０内の電流検出回路ＣＤＩはセン
サである電流検出抵抗６１と、この抵抗の両端電圧を所
定の基準電圧（この例ではＮＰＮ トランジスタ６４の
ベース・エミッタ電圧ＶＢＥ）とを比較する検出部とし
てのＮＰＮ ｌ−ランジスタロ４と、検出した過電流信
号を保持してＮＰＮ トランジスタ６２の駆動信号を取
り除くことにより、該トランジスタ６２をオフする機能
を果すＰＮＰ ）ランジスタロ３を有している。 第３図はこの電流検出回路ＣＤの別の例ＣＤ２を示した
もので、図中の端子記号ａ、ｂ、ｃはそれぞれ第２図記
載の電流検出回路ＣＤＩの端子記号ａ、ｂ、ｃに対応す
る。第３図において、電流検出抵抗６１の両端電圧が、
ダイオード６５のえん層電圧とＮＰＮトランジスタ６４
０ベース・エミッタ電圧ＶＢＥとの和を超えると、ＮＰ
Ｎ ｌ−ランジスタロ４がオンし、ＰＮＰ トランジス
タ６３のエミッタ。 ベースを経由して電流が流れ、ＰＮＰ ）ランジスタロ
３もオンとなる。このＰＮＰトランジスタ６３のコレク
タ電流はＮＰＮ ｌ−ランジスタロ４のベース電流とな
り、トランジスタ６３．６４は共にオン状態を保持され
る。これによりトランジスタ６２のベース電流がバイパ
スされてトランジスタ６２はオフに切替わる。この第３
図の回路では抵抗６６の値を比較的大きくすることがで
きるので、トランジスタ６３゜６４は比較的小さな電流
でもオンの保持動作が可能である。 このようにして、正極側アームのトランジスタ２〜４に
過電流が流れるとトランジスタ６２がオフし、過電流か
ら素子を保護する。トランジスタ６２としてバイポーラ
トランジスタを用いた場合には、通常動作時にはトラン
ジスタにベース電流を供給し続ける必要がある。本発明
では、正極側各アームのトランジスタ２〜４の駆動電源
２０〜２２の正側端子から、高速ダイオード２８〜３ｏ
を経て電流制限用の抵抗器２７を介してトランジスタ６
２にベース電流を供給する構成とし、回路構成を簡素化
している。例えばトランジスタ２が導通している場合に
は、電ａ２０→ダイオード２８→抵抗器２７→を介して
トランジスタ６２のベース−同エミッタ→電流検出用抵
抗６１→トランジスタ２のコレクタ→同エミッタ（＝電
源２０の負側端子）の経路でトランジスタ６２にベース
電流が供給される。トランジスタ６２がＭＯＳゲート形
半導体素子の場合も同様である。
本発明によれば直流電源の正極から電流制限回路（以下
前者の回路という）、または電流しゃ断回、Ｗ（以下後
者の回路という）を介して、正極側アーム素子としての
各自己消弧形素子のアノード端子を接続し、この正極側
各アームのフリーホイーリングダイオードのカソードを
前記直流電源の正極側に接続する構成としたことにより
、正極側各アームの自己消弧形半導体素子を流れる電流
は全て、前記電流制限回路または電流しゃ断回路を経由
して流れることとなり、負荷短絡、地絡などによって生
じる過電流を抑制またはしゃ断し、素子を破壊から保護
すことが可能となる。 また前記電流制限回路を構成するトランジスタの駆動電
力をブリッジ回路の正極側各アームの半導体素子の駆動
電源で賄う構成としたことより、回路構成が簡素化でき
、小形化、低コスト化が可能となる。 また前記電流しゃ断回路を用いた場合は、この回路内の
電流検出抵抗の両端電圧が所定の値を越えたことを検知
して、この回路内のトランジスタをオフする検出回路を
備えたことにより、正極側アームの自己消弧形半導体素
子を流れる過電流を速やかにしゃ断し、この半導体素子
を過電流から保護することが可能となる。また前記電流
検出抵抗と直列のトランジスタの駆動電力を正極側各ア
ームの素子の駆動電源で賄う構成としたことにより回路
構成が簡素化でき、小形化、低コスト化が可能となる。
前者の回路という）、または電流しゃ断回、Ｗ（以下後
者の回路という）を介して、正極側アーム素子としての
各自己消弧形素子のアノード端子を接続し、この正極側
各アームのフリーホイーリングダイオードのカソードを
前記直流電源の正極側に接続する構成としたことにより
、正極側各アームの自己消弧形半導体素子を流れる電流
は全て、前記電流制限回路または電流しゃ断回路を経由
して流れることとなり、負荷短絡、地絡などによって生
じる過電流を抑制またはしゃ断し、素子を破壊から保護
すことが可能となる。 また前記電流制限回路を構成するトランジスタの駆動電
力をブリッジ回路の正極側各アームの半導体素子の駆動
電源で賄う構成としたことより、回路構成が簡素化でき
、小形化、低コスト化が可能となる。 また前記電流しゃ断回路を用いた場合は、この回路内の
電流検出抵抗の両端電圧が所定の値を越えたことを検知
して、この回路内のトランジスタをオフする検出回路を
備えたことにより、正極側アームの自己消弧形半導体素
子を流れる過電流を速やかにしゃ断し、この半導体素子
を過電流から保護することが可能となる。また前記電流
検出抵抗と直列のトランジスタの駆動電力を正極側各ア
ームの素子の駆動電源で賄う構成としたことにより回路
構成が簡素化でき、小形化、低コスト化が可能となる。
第１図は本発明の第１の実施例としての構成回路図、第
２図は本発明の第２の実施例とのの構成回路図、第３図
は第２図の電流検出回路の他の実施例を示す図、第４図
は第１図、第２図の動作説明用の電流経路図、第５図は
第１図、第２図に対応する従来の回路図、第６図は第５
図の動作説明用の電流経路図である。 Ｐ：正極、Ｎ：負極、２〜７：ＮＰＮ）ランジスタ、８
〜１３：フリーホイーリングダイオード、１４〜１９：
ベース駆動回路、２０〜２２：ベース駆動電源、２８〜
３０．６５ ：ダイオード、５０：電流制限回路、５
１．６１ ：電流検出抵抗、５２，５３，６２，６４
： Ｎ Ｐ Ｎトランジスタ、６３：ＰＮＰＮトラ
ンジスタ７．６６ ：ＣＤ（ＣＤ２） ：電流オ灸出
回ヱ各 第 図 （Ｑ） （ｂ） 第 図 オ 図
２図は本発明の第２の実施例とのの構成回路図、第３図
は第２図の電流検出回路の他の実施例を示す図、第４図
は第１図、第２図の動作説明用の電流経路図、第５図は
第１図、第２図に対応する従来の回路図、第６図は第５
図の動作説明用の電流経路図である。 Ｐ：正極、Ｎ：負極、２〜７：ＮＰＮ）ランジスタ、８
〜１３：フリーホイーリングダイオード、１４〜１９：
ベース駆動回路、２０〜２２：ベース駆動電源、２８〜
３０．６５ ：ダイオード、５０：電流制限回路、５
１．６１ ：電流検出抵抗、５２，５３，６２，６４
： Ｎ Ｐ Ｎトランジスタ、６３：ＰＮＰＮトラ
ンジスタ７．６６ ：ＣＤ（ＣＤ２） ：電流オ灸出
回ヱ各 第 図 （Ｑ） （ｂ） 第 図 オ 図
Claims (1)
- 【特許請求の範囲】 １）第１の可制御半導体素子をブリッジ接続してなる単
相または多相のインバータ回路であって、前記可制御半
導体素子は少なくともアノード端子、カソード端子およ
び制御端子を備え、前記カソード端子と制御端子との間
に加えた駆動信号に応じて、前記アノード端子とカソー
ド端子との間の導通状態を可変し得るものであるような
インバータ回路において、 直流電源の正極から前記ブリッジ接続回路に至る直流饋
電路内に、正極側過電流保護手段を挿入し、 前記第１の可制御半導体素子のうち前記過電流保護手段
に接続される各可制御半導体素子（以下正極側アーム素
子と呼ぶ）とそれぞれ逆極性の並列路を構成する各フリ
ーホイーリングダイオードのカソード端子を前記過電流
保護手段の前記直流電源側に接続すると共に、 前記過電流保護手段は少なくとも電流検出抵抗と前記可
制御半導体素子と同様な構成の第２の可制御半導体素子
との直列回路であって、前記直流饋電路の饋電々流を通
ずる直流回路を備えるようにし、さらに この第２の可制御半導体素子は、前記電流検出抵抗の両
端電圧に基づいて、自身を流れる電流を制限またはしゃ
断するものであり、かつ 前記の各正極側アーム素子の駆動回路の各直流電源の正
極端からそれぞれ補助ダイオードを介して駆動電力を供
給されるものであるようにしたことを特徴とする過電流
保護機能付半導体電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63170104A JPH0223026A (ja) | 1988-07-08 | 1988-07-08 | 過電流保護機能付半導体電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63170104A JPH0223026A (ja) | 1988-07-08 | 1988-07-08 | 過電流保護機能付半導体電力変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0223026A true JPH0223026A (ja) | 1990-01-25 |
Family
ID=15898711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63170104A Pending JPH0223026A (ja) | 1988-07-08 | 1988-07-08 | 過電流保護機能付半導体電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0223026A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04137494U (ja) * | 1991-06-11 | 1992-12-22 | 国産電機株式会社 | 過電流制限回路付き電動機駆動装置 |
-
1988
- 1988-07-08 JP JP63170104A patent/JPH0223026A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04137494U (ja) * | 1991-06-11 | 1992-12-22 | 国産電機株式会社 | 過電流制限回路付き電動機駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0510522Y2 (ja) | ||
| JP3193827B2 (ja) | 半導体パワーモジュールおよび電力変換装置 | |
| US4949213A (en) | Drive circuit for use with voltage-drive semiconductor device | |
| JPH02266712A (ja) | 半導体装置 | |
| JPH0479758A (ja) | 電流センスｉｇｂｔの駆動回路 | |
| CN115714593A (zh) | 半导体装置 | |
| US5737200A (en) | Semiconductor device protection method | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| JPH06209592A (ja) | 誘導性負荷を給電する回路構成 | |
| JPH10164854A (ja) | 電力変換器 | |
| JP3453718B2 (ja) | 電流の遮断装置 | |
| US5859770A (en) | Output circuit for PWM inverter with no floating state | |
| JPS61219216A (ja) | 半導体スイツチ回路 | |
| JPH10145206A (ja) | 半導体装置の保護回路 | |
| JPH09121553A (ja) | インバータ駆動装置 | |
| JP2000134947A (ja) | 電力変換器制御装置および電力変換器 | |
| JP3806914B2 (ja) | インバータ装置 | |
| JPH07107751A (ja) | インバータ回路 | |
| JPH10276075A (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JPH09331669A (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JPS60106210A (ja) | 短絡防止保護装置 | |
| JPH08116681A (ja) | 電圧形インバータ | |
| JP3638380B2 (ja) | インバータの保護回路 | |
| JP2875563B2 (ja) | ブリッジ形変換回路 | |
| JP2002051456A (ja) | 半導体素子の過電流保護回路 |