JPH02230741A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02230741A
JPH02230741A JP5003889A JP5003889A JPH02230741A JP H02230741 A JPH02230741 A JP H02230741A JP 5003889 A JP5003889 A JP 5003889A JP 5003889 A JP5003889 A JP 5003889A JP H02230741 A JPH02230741 A JP H02230741A
Authority
JP
Japan
Prior art keywords
bump
metal layer
barrier metal
flattening
metallic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5003889A
Other languages
English (en)
Inventor
Hitoshi Hasegawa
長谷川 斉
Takaharu Nawata
名和田 隆治
Hiroshi Kaneda
寛 金田
Ude Suzuki
腕 鈴木
Yoshimi Shirakawa
良美 白川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5003889A priority Critical patent/JPH02230741A/ja
Publication of JPH02230741A publication Critical patent/JPH02230741A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体チップとパッケージを接続するためのバンプの形
成方法に関し、 バンプの平坦性を向上させ、リードフレームとの接着領
域の増加を図ることができるバンプの形成方法を提供す
ることを目的とし、 基板にバンプを形成する半導体装置の製造方法において
、前記基板の電極開口部を含む全領域に第一のバリアー
メタル層を形成し、このバリアーメタル層の段差領域を
覆う領域に平坦化用メタル層を堆積する工程と、前記堆
積した平坦化用メタル層を溶融し段差を埋め平坦化する
工程と、平坦化後に第二のバリアーメタル層を堆積しバ
ンプ形成領域にメッキによりバンプを形成する工程と、
前記バンプ直下を除く第二のバリアーメタル層、平坦化
用メタル層、第一のバリアーメタル層を除去する工程と
を含むことを特徴とする半導体装置の製造方法を含み構
成する。
〔産業上の利用分野) 本発明は、半導体チップとパッケージを接続するための
バンプの形成方法に関する。
〔従来の技術〕
従来、半導体装置の実装工程において、半導体チップ上
の接続電極とパッケージの外部引出し用端子の間をボン
ディングワイヤで接続するワイヤボンディング法が用い
られていた。このワイヤボンディング法は、接続する金
属同士を加圧し熱または超音波振動を与えて接合する方
法である。
ところが、近年、半導体集積回路(IC)の高密度化、
高集積化に伴い人出力端子数の増加が益々加速されてお
り、従来のワイヤポンディング法では最早対処困難な状
態になっている。そこで、これの代替技術として、IC
チップに金(Au)バンプを形成し加熱圧着によりテー
プに貼り付けたリードフレームの配線に接合するT A
 B (Tape AutomatedBonding
)法、またはICチップにハンダバンプを形成しりフロ
ーで実装基板の電極に接合するフリップチップポンディ
ングによるC C B (ControlledCol
lapse Bonding)法などのバンプ形式の結
線方法が使用されている。
第2図(a)及び(b)はTAB法による従来のバンプ
の製造工程断面図である。
まず、同図(a)に示すように、IC基板1には、保護
膜として酸化(SiOz)膜2が形成され、このSin
g膜2上にAj2電極3、PSG膜4が形成され、この
An電極3上の一部分のPSG膜4にバンプ形成用の開
口部が設けられる。そして、この開口部にバンプを形成
する場合、バンプ材の八!電極3への拡敗、合金化を防
ぐために全面にバリアーメタルN5を形成し、レジスト
膜6をマスクとしてバンプ形成領域にのみ電気メッキに
より金(Au)バンプ7を形成する。このとき、バリア
ーメタル層5は、メッキ電極となる。Auバンプ7は、
電気メッキにより等方的にメッキ成長するため、レジス
ト膜6の端部から庇状に形成される。
次に、同図(b)に示すように、レジスト膜6を除去し
た後、Auバンプ7をマスクとして下地のバリアーメタ
ル層5をエッチング除去する。その後、銅(Cu)のテ
ープにスズ(Sn)メッキを施したリードフレーム8を
Auバンプ7表面に押しあて熱圧着によりボンディング
を完了する。
〔発明が解決しようとする課題] 従来の電気メッキによるバンプの形成方法では、等方的
にメッキ成長し下地の形状を正確に反映するため、^U
バンプ7の頂部形状に凹凸が生じる。
この状態でリードフレーム8をボンディングするとボン
ディング面積が小さくなり、リードフレーム8とAuバ
ンプ7との接着強度の低下が発生する。
このため、リードフレーム8との接着領域でのAuバン
プ7の平坦性が非常に重要な問題となる。
そこで本発明は、基板にバンプを形成するにおいて、バ
ンプの平坦性を向上させ、リードフレームとの接着領域
の増加を図ることができるバンプの形成方法を提供する
ことを目的とする。
〔課題を解決するための手段] 上記課題は、基板にバンプを形成する半導体装置の製造
方法において、前記基板の電極開口部を含む全領域に第
一のバリアーメタル層を形成し、このバリアーメタル層
の段差領域を覆う領域に平坦化用メタル層を堆積する工
程と、前記堆積した平坦化用メタル層を溶融し段差を埋
め平坦化する工程と、平坦化後に第二のバリアーメタル
層を堆積しバンプ形成領域にメッキによりバンプを形成
する工程と、前記バンプ直下を除く第二のハリアーメタ
ル層、平坦化用メタル層、第一のバリアーメタル層を除
去する工程とを含むことを特徴とする半導体装置の製造
方法によって解決される。
〔作用〕
本発明では、バンプ形成領域を平坦用メタル層を溶融す
ることで平坦化し、その上の第二のバリアーメタル層を
平坦化することで、メッキにより形成するバンプは、下
地の第二のバリアーメタル層の形状を反映して平坦化さ
れる。従って、リードフレームとの接着領域を増加させ
、ボンディング強度の増加を図ることができる。
?実施例〕 以下、本発明を図示の一実施例により具体的に説明する
第1図(a)〜(C)は本発明実施例のバンプの製造工
程断面図である。
まず、同1ffl (a)に示すように、rc基板11
には、保護膜として酸化(SiO■)膜12が形成され
、このSin.膜12上にA2電極13、PSC,膜1
4が形成され、このAl電極13上の一部分のPSG膜
14にバンプ形成用の開口部が設けられる。そして、全
面に例えばチタン(Ti)/パラジウム(Pd)からな
り、それぞれの膜厚が3000人/3000人程度の第
一のバリアーメタル層15を堆積する。この第一のバリ
アメタルIi15としては、チタン(Ti)/銅(Cu
)/ニッケル(Ni)、チタン(Ti)/白金(Pt)
、クロム(Cr)/銅(Cu) / ニッケル(Ni)
、クロム(Cr) / ニッケル(Ni)等でもよい。
その後、バンプ形成領域にレジスト膜16をマスクにし
て、例えば鉛(Pb)/スズ(Sn)の平坦化メタル層
17を2μm程度の膜厚にメッキする。
次に、同図(b)に示すように、その後レジスト膜16
を剥離し、メッキされた平坦化メタル層17を溶融し、
^2電極13での開口部、すなわちPSGIIu14に
よる段差を埋めて平坦化する。平坦化メタル層17を溶
融する温度はその材料の種類および厚さによって前以て
実験により定めた温度を用いるものとする。
そして、全面に第二のバリアーメタル層18である、例
えばPdを3000人程度の膜厚に堆積する。
次に、同図(C)に示すように、パンプ形成用のレジス
ト(図示せず)パターンを形成し、Auメッキを行いA
uバンプ19を形成する。そして、レジスト剥離後、硝
酸(HnO:+)と塩酸(Hl)の希釈水溶液でPdの
除去をAuバンプ19をマスクとして行い、同様にTi
をフッ酸(l{F)希釈水溶液で除去ずる。
上記ハンプの形成方法によれば、バンプ形成領域は平坦
用メタル層17を溶融することで平坦化され、その上の
第二のバリアーメタル層18も平坦化される。メッキに
より形成するAuバンプ19は、下地の形状を反映して
、その頂部が平坦化されるため、リードフレームとの接
着領域を増加させ、ボンディング強度の増加をもたらさ
れる。これにより、高信頼性とバンプサイズ及びバンプ
ピッチの縮小が達成される。
なお、上記実施例において、平坦用メタル層17として
Pb/Snを用いているが、本発明の適用範囲はこれに
限らず、溶融により平坦化できる材料を用いることがで
きる。また、バンプ19や第一及び第二のバリアーメタ
ル層15. 18もその他の類似の材料を使用できる。
[発明の効果] 以上説明した様に本発明によれば、バンプ形成領域を平
坦化用メタル層を溶融して平坦化してからバンプをメッ
キ成長させることで、バンプ頂部の平坦化がなされリー
ドフレームでのボンディング時接着面積が増加してボン
ディング強度が増加する。これにより高信頬性とバンプ
サイズ及びバンプピッチの縮小が達成できる効果がある
【図面の簡単な説明】
第1図(a)〜(C)は本発明実施例のバンプの製造工
程断面図、 第2図(a)〜(b)はTAB法に用いる従来のハンプ
の製造工程断面図である。 ?中、 11はIC基板、 12は酸化(SiO■)膜、 13は八2電極、 14はPSG膜、 15は第一のバリアーメタル層、 16はレジスト膜、 17は平坦化用メタル層、 18は第二のバリアーメタル層、 19は八Uバンフ゜ を示す。

Claims (1)

  1. 【特許請求の範囲】 基板(11)にバンプ(19)を形成する半導体装置の
    製造方法において、 前記基板(11)の電極開口部を含む全領域に第一のバ
    リアーメタル層(15)を形成し、このバリアーメタル
    層(15)の段差領域を覆う領域に平坦化用メタル層(
    17)を堆積する工程と、 前記堆積した平坦化用メタル層(17)を溶融し段差を
    埋め平坦化する工程と、 平坦化後に第二のバリアーメタル層(18)を堆積しバ
    ンプ形成領域にメッキによりバンプ(19)を形成する
    工程と、 前記バンプ(19)直下を除く第二のバリアーメタル層
    (18)、平坦化用メタル層(17)、第一のバリアー
    メタル層(15)を除去する工程とを含むことを特徴と
    する半導体装置の製造方法。
JP5003889A 1989-03-03 1989-03-03 半導体装置の製造方法 Pending JPH02230741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5003889A JPH02230741A (ja) 1989-03-03 1989-03-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5003889A JPH02230741A (ja) 1989-03-03 1989-03-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02230741A true JPH02230741A (ja) 1990-09-13

Family

ID=12847828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5003889A Pending JPH02230741A (ja) 1989-03-03 1989-03-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02230741A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436198A (en) * 1991-09-09 1995-07-25 Rohm Co., Ltd. Method of manufacturing semiconductor device having straight wall bump

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436198A (en) * 1991-09-09 1995-07-25 Rohm Co., Ltd. Method of manufacturing semiconductor device having straight wall bump

Similar Documents

Publication Publication Date Title
JP3142723B2 (ja) 半導体装置及びその製造方法
JPH04326534A (ja) 半導体装置のチップボンディング方法
JP5064632B2 (ja) 相互接続構造を形成するための方法及び装置
JP2003324120A (ja) 接続端子及びその製造方法並びに半導体装置及びその製造方法
JP2009524927A (ja) はんだバンプが形成された半導体チップ及びはんだバンプの製造方法
JP2003068779A (ja) 半導体装置及びその製造方法
JP2836027B2 (ja) 半田バンプの形成方法
JP2004014854A (ja) 半導体装置
JPH02230741A (ja) 半導体装置の製造方法
JPS60136338A (ja) 半導体装置
JP4318893B2 (ja) 半導体装置及び半導体装置の製造方法
JP2721580B2 (ja) 半導体装置の製造方法
JP3635151B2 (ja) 半導体装置および半導体装置の製造方法
JPH0562977A (ja) 集積回路装置用バンプ電極
JP2000332150A (ja) 半導体装置の製造方法
JP3870013B2 (ja) ウェハレベルcspの端子形成方法
JPS5826175B2 (ja) 半導体装置の製造方法
JPS62234352A (ja) ハンダバンプ電極の形成方法
JPS5815252A (ja) バンプ構造
JPH11163019A (ja) 半導体装置およびその製造方法
TW200305266A (en) Semiconductor device and a method of manufacturing the same
JP3674550B2 (ja) 半導体装置
JP2000100852A (ja) 半導体装置およびその製造方法
JPH0732170B2 (ja) 半導体装置
JPH09139404A (ja) 半導体装置およびその製造方法