JPH02230820A - 位相オフセット信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、位相オフセット信号発生装置、特に人力信号
に対する位相関係がプログラム可能である信号を発生す
る位相オフセット信号発生装置に関する。

［従来の技術コ 所定周波数の基準信号が、伝送された後に、サンプルさ
れ、又は再生されるシステムは数多くある。この様な信
号は、基準信号周波数に対しある関係を有する信号に加
えられる情報を持っていることがある。゜この信号から
情報を取り出すには、基準信号の周波数及び位相を再成
する必要がある。

この様な信号が関係する環境としては、通信システム、
コンビニータ・ディスク駆動システム及ヒビデオ・シス
テムがある。ビデオ画像システムでは、アナログ・ビデ
オ信号のデジタル画像を生成するためのピクセル情報の
様なデータを伝送するために、特定の周波数を使用され
る。もちろん、他の使用方法もある。

本発明の好適な実施例は、表示されるラスク画像を形成
するアナログ・ビデオ信号が、量子化され、続いてプリ
ンタによるハードコピー表現に減少されるビデオ・デジ
タイザに関するものである。

ビデオ信号は、可視ビクセル（画素）及びＣＲＴ表示器
上に画像フレームを形成するために必要な不可視画像の
端部揃え成分に相当する別個の異なるアナログ値の流れ
で構成される。画像フレームは、表示システムにより「
行列」形式で周期的に出力される。線及びフレームの輪
郭を描くのに必要なタイミング及び同期情報は、ビデオ
信号に挿入されたり、別々の信号路を介して伝送される
。

カラー画像を形成するには、通常、複数のビデオ信号を
必要とする。

ビデオ・デジタイザは、付随画像処理の困難性と、メモ
リ・サイズ及び帯域幅の一方又は両方の不利点とを伴う
ナイキスト速度よりも速い過剰サンプリング方法、又は
アナログ・ビデオ信号の各ビクセルが原色毎に１回サン
プルされる同期サンプル方法により表示画像を捕らえる
。後者のトポロジーは、位相が一致したデジタイジング
信号を必要とするが、コスト及び実行の複雑さを減少さ
せるという重要な効果がある。

ビデオ環境での同期サンプリングでは、表示システムの
ビクセル・クロックを使用して、デジタル化信号を発生
させる必要がある。ピクセル・クロックは、通常、表示
システムの外部では入手できないので、ＣＲＴに出力さ
れるタイミング／同期信号から再生される。タイミング
／同期信号は、表示ライン及びフレームの区切りを夫々
示す水平同期信号及び垂直同期信号である。

従来、ピクセル・クロックの再生は、水平同期信号を位
相ロック・ループ（以下ＰＬＬという）回路の基準信号
として使用して、フエーズロック・ループ周波数合成器
により行われる。ＰＬＬ回路は、入力周波数である水平
同期周波数を、ＰＬＬ回路の帰還倍率調整器に設定した
値と乗算する。

表示システムの表示ライン（可視及び不可視部を含む）
当たりの総ピクセル数に等しい値を指定すると、ＰＬＬ
回路のクロック出力周波数は、表示システムのピクセル
・クロック周波数に等しくなる。ＰＬＬ回路の動作が理
想的であれば、ＰＬＬ基準信号（水平同期信号）と、Ｐ
ＬＬ帰還信号（帰還倍率調整器からのキャリ出力）及び
クロック出力信号との間で、位相誤差は観察されない。

再生されたピクセル・クロック（ＰＬＬクロック）は、
次に、ビクセル毎にアナログ・ビデオ信号を量子化する
ために、選択的なゲート動作により、アナログ・デジタ
ル変換器（以下ＡＤＣという）へのデジタル化信号を形
成するために使用される。

［発明が解決しようとする課題］ デジタル化信号は、アナログ・ビデオ信号１こ対し同期
し、且つ位相が一致しているが、表示システム、ケーブ
ルによる遅延、理想的でないＰＬＬ回路等内の他と異な
る遅延時間により、ビデオのサンプリングのための最適
な位相関係ではないことがある。更に、ビデオ信号には
、帯域幅の制限と、表示システム制御器からの同期的成
分の挿入との一方又は両方によるリンギングとして現れ
る振幅のばらつきがある。

従来、サンプリング位相の調整は、ＰＬＬで発生したデ
ジタル化信号をデジタル制御されるデータ選択器の入力
端に供給し、データ選択器で異なるＬＣ遅延ラインを選
択して、デジタル化信号を通過させることにより行われ
る。次に、データ選択器の出力は、元のデジタル化信号
の時間遅延された再生信号を形成するＡＤＣで使用され
る。所望の遅延は、データ選択器へのチャンネル選択制
御入力により設定される。この方法の欠点は、最小遅延
が必要とする時間分解能より大きいこと、容積を占有す
ること、電力が非効率であること、遅延ライン及びデー
タ選択器の費用が必要であること、ビクセル期間全体に
対する割合ではなく、遅延ラインの各遅延量により遅延
が設定されることである。

したがって、入力慣号に対する位相関係がプログラム可
能である信号を発生する、簡単な構成の位相オフセット
信号発生装置の提供にある。

［課題を解決するための手段及び作用］本発明は、消費
電力が少なく、原価が低く、構成要素が少なく、校正が
簡単なシステムを提供する。

このシステムは、水平同期信号の様な基準信号に対する
位相オフセットがプログラム可能であるデジタイジング
信号の様な出力信号を発生する位相オフセット信号発生
装置である。この動作は、基準信号及び制御信号に応じ
て、基準信号に対する位相関係がプログラム可能な出力
信号を発生するＰＬＬ周波数シンセサイザ回路により行
われる。

位相関係は、オフセット信号の振幅により決まる。

位相オフセット信号を生成するには、信号発生器を使用
する。位相オフセット信号は、ＰＬＬ回路の内部信号と
結合され、これらの信号に応じて出力信号の位相調整が
行なわれる。

本発明の好適な実施例では、位相オフセットを含む出力
信号を発生する位相オフセット信号発生装置は、一定振
幅と、例えば水平同期信号の様な基準信号及びＰＬＬ帰
還信号間の位相誤差に等しい持続期間とを存する位相補
正信号を発生する位相検出器を含む。デジタル信号発生
器は、位相オフセット量として必要な出力信号の１サイ
クル期間の一部を表すデジタル信号を発生する。■サイ
クル以上位相オフセットを変化させるには、■サイクル
以内の調整を繰返す。

位相検出器及びデジタル信号発生器に接続されたデジタ
ル・アナログ変換器（以下ＤＡＣという）は、デジタル
信号を所望の位相オフセットを表すオフセット信号パル
スに変換する。オフセット信号パルスは、出力信号の１
サイクルに等しい一定持続期間を有する。しかし、この
持続期間は、１サイクルに限定されるものではなく、使
用によって他の持続期間であってもよい。オフセット信
号パルスの振幅は、デジタル信号発生器に直接に応答し
て、位相補正パルス振幅の０から１００％の範囲となる
。オフセット信号パルスは、累積オフセットが起きない
ように、基準サイクルの各サイクル期間に１回発生する
。次に、出力信号は、位相補正信号及び位相オフセット
信号に応じて、基準信号周波数の整数倍の周波数で発生
される。次に、出力信号は、基準信号と同じ周波数の帰
還信号に変換される。位相検出器は、帰還信号を基準信
号と比較し、必要とする実際の位相補正量を決める。

安定状態では、出力信号は、所望量のオフセットがある
ことを除いて、基準信号と位相が一致する。位相検出器
は、オフセット信号パルスと面積が同じで逆極性の位相
補正パルスを生成する。次に、これらの２つの信号は、
出力信号がオフセット位相状態に保たれるように、互い
に補償し合う。

基準信号に対する帰還信号及び出力信号の位相の他のい
かなる変動も、位相検出器の通常機能により調整される
。

本発明の位相オフセット信号発生装置は、校正が簡単で
ある。１サイクルの一部の遅延時間を表すデジタル数値
は、デジタル・メモリに単に入力され、ＤＡＣに供給さ
れて、オフセット電流が発生される。特定の実施のため
の１基準信号サイクル内の出力サイクル数を単に人力し
て、アナログ・ビデオ信号のピクセル周波数と同じ周波
数の出力信号が発生される。オフセット信号パルスの持
続期間は、出力信号の周波数の１サイクルに等しくなる
ように自動的に設定される。デジタル数値は、特定のシ
ステム用に所望のオフセットを与えるために変える必要
がある。

本発明は、入力基準信号に対して所定の位相オフセット
を有する出力信号を発生する位相オフセット信号発生装
置であり、入力基準信号及び出力信号の位相差を検出し
て、位相補正信号を発生する位相検出手段と、基準信号
に対する所定のオフセットに相゛当する位相オフセット
信号を発生する位相オフセット信号発生手段と、位相補
正信号及び上記位相オフセット信号に応じて、出力信号
を発生する可変周波数信号発生手段とを具えることを特
徴とする。

［実施例コ 第１図は、ビデオ・サンプラ内に使用するための本発明
による位相オフセット信号発生装置（１０）を示す。信
号発生装置（１０）は、ＰＬＬ回路（１２）及び位相オ
フセット発生器（１４）を含む。ＰＬＬ回路（１２）は
、導線（１８）上の水平同期信号の様な入力信号即ち基
準信号、及び導線（２０）上の帰還信号に応答して、導
線（２２）及び（２４）上に補正信号を発生する。

基準パルス信号が対応する帰還パルス信号前に発生する
と、これらの入力信号の時間差の間、位相検出器（１６
）は、導線（２２）上に正の出力信号を発生する。入力
信号の前後関係が逆の場合には、負の出力信号が導線（
２４）上に発生する。

位相検出器（１６）が出力する電圧パルスは、正電流源
（２６）及び負電流源（２８）により対応する電流パル
スに変換される。これにより、導線（３０）上に、基準
信号及び帰還信号の前後関係により決まる符号と、基準
信号及び帰還信号間の時間的ずれに等しいパルス期間と
を有する誤差補正信号電流が生成される。

オフセット補正信号発生器（１４）は、導線（３４）上
に制御信号を発生するデジタル・アナログ変換器（３２
）を含み、この制御信号により電流源（３６）の電流を
変化させる。電流源（３６）は、ＤＡＣ（３２）へ最大
人力データを供給したときに、その出力振幅が位相検出
用負電流源（２８）の出力と同じ振幅になるように調整
される。大きさ０の入力データがＤＡＣ（３２）に供給
されると、電流源（３６）の出力は、好適には０になる
。

導線（３０）上の結合電流は、低域通過フィルタである
ループ積分器／フィルタ（３８）に供給され、不要な高
周波信号成分が除去される。ろ波された信号は、ＶＣＯ
（４４）が導線（４２）上に所望の出力信号即ちサンプ
ル・クロック信号を生成するように利得調整した増幅器
〈４０）に供給される。ＶＣ○（４４）の出力信号は、
１水平ライン内のピクセル発生回数で、出力周波数を割
り算するＰＬＬ帰還倍率調整器（４６）に帰還される。

調整器（４６）の調整値は、バス（４８）上の入力デー
タにより決まる。この様に、サンプル・クロック信号の
１サイクルに持続期間が等しい単一帰還パルスが、各水
平同期パルス毎に、導線（２０）上に出力される。この
帰還パルスは、所望の位相補正信号を発生するために、
位相検出器（１６）により水平同期パルスと比較される
。

更に、帰還パルスは、位相オフセット電流の注入を可能
にし、所望の位相オフセッ｝　｛＝号を発生するために
使用される。したがって、位相オフセット電流パルスの
持続期間は、この帰還パルスの持続期間と同じである。

この様に、ＰＬＬ帰還倍率調整器（４６）は、基準信号
から出力信号を発生するために必要な周波数逓倍を行う
。更に、調整器（４６）は、出力信号を入力基準信号と
同じ周波数の帰還信号に変換する。したがって、出力信
号の周波数が入力基準信号の周波数の整数倍であっても
、帰還信号は、入力基準信号と同じ周期を有する。人力
基準信号と所定の位相関係を持つタイミング信号即ち出
力信号が発生される。この回路は、人力信号と周波数が
同じである出力信号を発生することもできる。

第２図は、本発明の位相オフセット信号発生装置（１０
）を使用したビデオ・サンプラ装置（５０》を示す。ビ
クセル・パルスを含むアナログ・ビデオ信号は、入力導
線（５２）に供給される。この信号は、ビデオ・サンプ
リング回路であるアナログ・デジタル変換器（５４）に
供給され、ＡＤＣ（５４）は、導線（５６）にデジタル
・ビデオ出力信号を発生する。ＡＤＣ（５４）で行われ
るサンプリングのタイミングは、導線（４２）上のサン
プル・クロック即ちデジタイジング・パルスにより決ま
る。

水平同期パルスは、水平同期分離回路（５８）によりア
ナログ・ビデオ入力信号から分離される。

分離回路（５８）は、導線（１８）上に水平同期パルス
のみを含む信号を出力する。この信号は、ＰＬＬクロッ
ク回路（１２−）に供給される。位相オフセット信号発
生器（１４）は、キーボードの様な人力デバイス（６２
）及びメモリ・ユニット（６４）に接続されたマイクロ
プロセッサ（６ｏ〉を含む。バス（４８）上にはデジタ
ル信号が生成され、ＰＬＬ回路（１２）及びピクセル位
相ＤＡＣ（３２）に送られる。ＤＡＣ（３２）は、その
デジタル信号からアナログ制御信号を導線（３４）上に
発生し、その結果、ＰＬＬクロック回路（１２）が発生
するサンプル・クロックの位相にオフセットを与える。

位相オフセット信号発生装置（１０）の好適な実施例を
使用する環境を理解するために、第３図に可視ピクセル
を含むビデオ信号表示用水平ライン（７０）を示す。水
平ライン（７０）は、フロント・ポーチ部（７０ａ）、
水平同期パルス（７　０　ｂ）　、バック・ポーチ部（
７　０　Ｃ）及びアナログ可視部分（７０ｄ）を含む。

第４図は、位相オフセット信号発生装置（１０）の出力
パルス（８２）を使用してサンプルすることが望ましい
ピクセル・パルス（８０）を例示的に理想化して実線で
示す。この実線で示すピクセル・パルス（８０）におい
て、ビクセル値レベルは、オーバーシュートなしで即座
に確立される。

したがって、パルス（８０）は、パルス持続期間のいず
れの時点でも実際にサンプルでき、正確なサンプル値が
得られる。しかし、実際のパルスは、一点鎖線で示す過
減衰パルス（８４）となることがある。このパルス（８
４）は、パルス持続期間の最後でパルス・レベルに達す
る。更に、点線で示すバルス（８６）の様にパルスが振
動減衰し、サンプリング時点でパルスに大幅な変動（リ
ンギング）が発生する場合、早い時期のサンプルでは実
際のパルス・レベルが得られない。いずれの状態におい
ても、印刷されたピクセルの色又は明度に変化が生じる
。そこで、ピクセル・パルス持続期間の遅い時期にデジ
タイジング・パルス（８２）を位置設定することが望ま
しい。この実際の時間は、ピクセル・パルスを試験機器
の表示面上で観察し、ハードコピーを作成する特定の表
示システムに適した遅延時間を選択することにより決ま
る。

この遅延時間は、対話式に生成したり、計算して求めて
もよく、上述の様に、入力デバイス（６２）により人力
されて、メモリに記憶され、位相オフセット信号発生装
１　（１　０）用に使用可能となる。このデジタル・デ
ータは、第５図のパルス（９０）で示す様に、ビクセル
・パルスと同じ持続期間を有するパルスのための対応す
る電流振幅に変換される。

本実施例では、位相検出器（１６）は、基準信号及び帰
還信号間の位相誤差を最小にするように働く。オフセッ
ト電流を注入することにより、基準信号及び帰還信号の
位相を一致させるのに必要な位相遅延量に等しい持続期
間を有する補正パルスが生成される。

ＤＡＣ（３２）が発生するオフセット電流パルス（９０
）は、１つのピクセル・パルスに等しい一定の持続期間
を有する。電流源（３６）は、ピクセル・パルスの持続
期間の一部に相当する振幅Ｉｃｐの一部の振幅を有する
電流を発生する。この様に、所望のピクセル・パルスの
持続期間の部分的オフセッ｝　ｌ；相当する数字を入力
デバイスに入力するだけで、遅延時間の実際の時間を決
める必要はない。その部分は、所望の遅延時間を生成す
る電流源（３６）で発生する電流ｌａｐの一部分である
。

位相検出器（１６）が、ピクセル・パルス幅の既知の部
分、例えば１／２の部分に等しい持続期間を有するパル
ス（９２）を出力し、電流源（３６）がこの１／２持続
期間の遅延に相当する振幅のパルス（９０）を出力する
と、２つのパルスの面積は等しく、出力信号の位相は結
果的に変化しない。言い替えれば、安定ステート状態で
は、位相検出器（１６）からのパルスの面積は、電流源
（３６）により生成されるオフセット・パルスの面債に
等しい。最終的誤差補正信号（９４）は、図示する様に
、正及び負の面積が等しく、最終的にＶＣ○（４４）の
出力信号は変化しない。

ここでは、デジタル発生器について説明したが、種々の
変更及び変形が可能であることは当業者には明らかであ
る。実際には、オフセット電流は、加減抵抗器又はサム
ホイールの様に簡単なデバイス、又は手動で入力可能な
ビット値を有し、ＤＡＣの入力に自動的にマップされる
デジタル・レジスタに類似したものにより、挿入するこ
ともできる。同じものが、発生器出力の周波数を制御す
るために帰還調整器にデジタル値を入力するため′に使
用できる。更に、オフセット信号は、複数のパルス又は
それと同等のものであってもよい。

［発明の効果］ 本発明の位相オフセット信号発生装置は、基準信号及び
帰還された出力信号の位相差に相当する位相補正信号を
位相検出器により発生し、基準信号に対する所望の位相
オフセット量を表す位相オフセット信号を位相オフセッ
ト発生器によりプログラム可能に発生し、これらの位相
補正信号及び位相オフセット信号の合成信号に応じて、
可変周波数信号発生器を制御し、位相オフセット含む出
力信号を発生する。

【図面の簡単な説明】

第１図は本発明による位相オフセット信号発生装置を示
すブロック図、第２図は本発明の信号発生装置を使用し
たビデオ・サンブラ・システムのブロック図、第３図は
可視部分及び不可視部分を有するビデオ画像の典型的ラ
インを示す略図、第４図及び第５図は本発明の信号発生
装置の動作を説明するための波形図である。 図中において、（１４）はオフセット発生手段、（１６
）は位相検出手段、（４４）は可変周波数信号発生手段
である。 代 理 人 松 ＦＩＧ．　３ ＦＩＧ．　５

Claims (1)

1. 【特許請求の範囲】 入力基準信号に対して所定の位相オフセットを有する出
   力信号を発生する位相オフセット信号発生装置であって
   、 上記入力基準信号及び上記出力信号の位相差を検出して
   、位相補正信号を発生する位相検出手段と、 上記基準信号に対する上記所定の位相オフセットに相当
   する位相オフセット信号を発生するオフセット発生手段
   と、 上記位相補正信号及び上記位相オフセット信号に応じて
   、上記出力信号を発生する可変周波数信号発生手段と を具えることを特徴とする位相オフセット信号発生器。