JPH02234282A - 対数変換装置 - Google Patents
対数変換装置Info
- Publication number
- JPH02234282A JPH02234282A JP1055466A JP5546689A JPH02234282A JP H02234282 A JPH02234282 A JP H02234282A JP 1055466 A JP1055466 A JP 1055466A JP 5546689 A JP5546689 A JP 5546689A JP H02234282 A JPH02234282 A JP H02234282A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- logarithm
- logarithmic
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 24
- 230000009466 transformation Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 240000001980 Cucurbita pepo Species 0.000 description 1
- 235000009852 Cucurbita pepo Nutrition 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、対数変換装置に関し、特にCODイメージセ
ンサの出力信号のようなアナログ信号の対数変換に利用
される対数変換装置に関する。
ンサの出力信号のようなアナログ信号の対数変換に利用
される対数変換装置に関する。
従来の技術
従来、多値スキャナ、写真伝送の送信機等においては、
第3図に示すように、ccDイメージセンサ21によっ
て読み取った画信号を増幅器乙によって必要な信号レベ
ルまで増幅後、対数回路乙に通すことによって濃度リニ
アに変換したのちアナログ/デジタル(A/D)変換器
別に入方し、デジタル画信号を得ている。
第3図に示すように、ccDイメージセンサ21によっ
て読み取った画信号を増幅器乙によって必要な信号レベ
ルまで増幅後、対数回路乙に通すことによって濃度リニ
アに変換したのちアナログ/デジタル(A/D)変換器
別に入方し、デジタル画信号を得ている。
このような対数回路乙による対数変換(Ill度リニア
変換)が必要な理由について、第4図を参照しながら説
明する。
変換)が必要な理由について、第4図を参照しながら説
明する。
第4図は画信号を対数回路乙に通さない場合と通した場
合との入出力特性を示している。
合との入出力特性を示している。
まず、対数回路乙に通さない場合について説明する。C
CDイメージセンサ21の出方電圧は入射光量に比例す
るので、入射光量とA/D変換器列の出力との関係は、
第4図の横軸を目盛bで目盛ったグラフで示される。基
準光量LのときのA/D変換器冴の入射電圧をV。とす
れば、A/D変換器24の入出力関係は、第4図の横軸
を目盛aで目盛ったグラフで示される。また、濃度=−
Logl。1/Lである(1はCCDイメージセンサの
入射光量、Lはその基準光量である)ので、濃度とA/
D変換器Uの出力との関係は、第4図の横軸を目盛Cで
目盛ったグラフによシ示される。L/10,L/20は
それぞれ濃度1.0, 2.0に相当する。
CDイメージセンサ21の出方電圧は入射光量に比例す
るので、入射光量とA/D変換器列の出力との関係は、
第4図の横軸を目盛bで目盛ったグラフで示される。基
準光量LのときのA/D変換器冴の入射電圧をV。とす
れば、A/D変換器24の入出力関係は、第4図の横軸
を目盛aで目盛ったグラフで示される。また、濃度=−
Logl。1/Lである(1はCCDイメージセンサの
入射光量、Lはその基準光量である)ので、濃度とA/
D変換器Uの出力との関係は、第4図の横軸を目盛Cで
目盛ったグラフによシ示される。L/10,L/20は
それぞれ濃度1.0, 2.0に相当する。
目盛a,b,cとしたグラフから理解できるように、対
数回路乙を通さない場合、光量が少ない部分(黒の部分
)でA/D変換器ツの分解能が悪くなυ、その結果とし
て黒の再現性が悪化する。
数回路乙を通さない場合、光量が少ない部分(黒の部分
)でA/D変換器ツの分解能が悪くなυ、その結果とし
て黒の再現性が悪化する。
また、A/D変換器あの後段のデジタル画像処理で誤差
が増加する。
が増加する。
さて対数回路乙の入力電圧Vinと出力電圧Voutと
の関係は次の(1)式または(2)式で表すことができ
る。
の関係は次の(1)式または(2)式で表すことができ
る。
Vout =A−Log+o ( Vin/VVS )
− (1)Vout =Vo +B−LOg+
o (Vin/VMS) −・= (2)ここで、(
1)式は低入力レベルのときK出力が大きくなるように
した場合で6.!l)、(2)式は高入力レベルのとき
に出力が大きくなるようにした場合である。Vsは濃度
Oのときの入力電圧、voはそのときの出力電圧である
。
− (1)Vout =Vo +B−LOg+
o (Vin/VMS) −・= (2)ここで、(
1)式は低入力レベルのときK出力が大きくなるように
した場合で6.!l)、(2)式は高入力レベルのとき
に出力が大きくなるようにした場合である。Vsは濃度
Oのときの入力電圧、voはそのときの出力電圧である
。
各式において、lLog+o (Vin/VVS) l
は濃度であるから、対数回路乙を通した場合にはA/D
変換器Uの入力(対数回路の出力)は濃度に比例するか
、あるいは濃度の1次関数となり、この関係は第4図の
横軸を目盛eで目盛ったグラフで表される。したがって
、対数回路nを通さない場合に比べ、黒の部分でA/D
変換器24の分解能が良くなシ、黒の再現性が向上する
。
は濃度であるから、対数回路乙を通した場合にはA/D
変換器Uの入力(対数回路の出力)は濃度に比例するか
、あるいは濃度の1次関数となり、この関係は第4図の
横軸を目盛eで目盛ったグラフで表される。したがって
、対数回路nを通さない場合に比べ、黒の部分でA/D
変換器24の分解能が良くなシ、黒の再現性が向上する
。
以下、対数回路の入出力特性は(2)式で表されるもの
とする。なお、濃度2、Oのときの出力がOvであると
すると、(2)式よ’)B=Vo/2となる。
とする。なお、濃度2、Oのときの出力がOvであると
すると、(2)式よ’)B=Vo/2となる。
発明が解決しようとする課題
しかし、上述のように画信号を対数回路に通しても、実
際には低濃度と高濃度の領域でリニアリティの悪化が目
立つという問題゛があった。
際には低濃度と高濃度の領域でリニアリティの悪化が目
立つという問題゛があった。
その原因は、アナログ回路である対数回路の入出力特性
は、第2図に実線で示すような理想的特性ではなく、入
力電圧が大きい領域(低濃度の領域)で飽和する傾向が
ちシ、逆に入力電圧が小さい領域(高濃度の領域)で内
部トランジスタの非直線性が現れる結果、第2図に破線
で示すようなS字状カーブになるためである。
は、第2図に実線で示すような理想的特性ではなく、入
力電圧が大きい領域(低濃度の領域)で飽和する傾向が
ちシ、逆に入力電圧が小さい領域(高濃度の領域)で内
部トランジスタの非直線性が現れる結果、第2図に破線
で示すようなS字状カーブになるためである。
本発明は、上述の問題点に鑑みてなされたもので、対数
回路の非直線歪みを補正し、直線性の良好な対数変換を
可能とした対数変換装置を提供することを目的とする。
回路の非直線歪みを補正し、直線性の良好な対数変換を
可能とした対数変換装置を提供することを目的とする。
課題を解決するための手段
本発明は、外部入力信号のレベルをレベル判定回路によ
って判定し、その判定出力に従って利得が変化する可変
利得回路を通して外部入力信号を対数回路に入力し、ま
た可変利得回路の利得に従って変化する補正電圧を補正
電圧発生回路よシ出力し、この補正電圧を対数回路の出
力信号に減算または加算することにより外部出力信号を
得るという構成を備えたものである。
って判定し、その判定出力に従って利得が変化する可変
利得回路を通して外部入力信号を対数回路に入力し、ま
た可変利得回路の利得に従って変化する補正電圧を補正
電圧発生回路よシ出力し、この補正電圧を対数回路の出
力信号に減算または加算することにより外部出力信号を
得るという構成を備えたものである。
作用
本発明は上述の構成によって、外部入力信号を対数回路
の直線性が良好な入力レベルにするように可変利得回路
の利得を制御し、対数回路を直線性が良好な入力レベル
領域内で作動させることにより、対数回路の非直線歪み
を対数回路の出力よシ排除し、他方、可変利得回路の利
得の対数に比例した補正電圧を補正電圧発生回路より出
力させ、これを対数回路の出力信号に減算まだは加算す
ることによって、外部入力信号を可変利得回路に通した
ことによる対数回路の出力レベルの増減分を相殺し、全
体として直線性の良好な対数変換特性を実現することが
できる。
の直線性が良好な入力レベルにするように可変利得回路
の利得を制御し、対数回路を直線性が良好な入力レベル
領域内で作動させることにより、対数回路の非直線歪み
を対数回路の出力よシ排除し、他方、可変利得回路の利
得の対数に比例した補正電圧を補正電圧発生回路より出
力させ、これを対数回路の出力信号に減算まだは加算す
ることによって、外部入力信号を可変利得回路に通した
ことによる対数回路の出力レベルの増減分を相殺し、全
体として直線性の良好な対数変換特性を実現することが
できる。
実施例
第1図は本発明の一実施例による対数変換装置の概略構
成図である。この対数変換装置1は、CODイメージセ
ンサ2の出力信号(画信号)が増幅回路3を介して入力
し、その対数変換信号をA/D変換器4へ出力するもの
である。
成図である。この対数変換装置1は、CODイメージセ
ンサ2の出力信号(画信号)が増幅回路3を介して入力
し、その対数変換信号をA/D変換器4へ出力するもの
である。
対数変換装置1は、外部入力信号(増幅回路3の出力信
号) Vinを利得Nが3段階に可変の可変利得回路5
を通してN倍し、従来と同様の対数回路6に入力し、補
正電圧発生回路7よυ利得Nの対数に比例した補正電圧
を出力させ、この補正電圧を対数回路6の呂力信号よシ
減算増幅器8で減算することにより外部出力信号を得、
またレベル判定回路9によシ外部入力信号V i nの
レベル判定を行い、その判定出力に従い利得Nおよび補
正電圧を自動的に制御する構成である。
号) Vinを利得Nが3段階に可変の可変利得回路5
を通してN倍し、従来と同様の対数回路6に入力し、補
正電圧発生回路7よυ利得Nの対数に比例した補正電圧
を出力させ、この補正電圧を対数回路6の呂力信号よシ
減算増幅器8で減算することにより外部出力信号を得、
またレベル判定回路9によシ外部入力信号V i nの
レベル判定を行い、その判定出力に従い利得Nおよび補
正電圧を自動的に制御する構成である。
変利得回路5は、それぞれ利得がNa(>1),Nb
(= 1) , Nc (< 1) の3個の増幅器
10a,10b,10cをスイッチ11 a , 1l
b , 11 cによって選択的に接続することによ
り利得NをNa,Nl),Ncの3段階に切り換える構
成である。スイッチ11 a + 1l b + 11
cはそれぞれレベル判定回路9の対応する出力9a,
9b,9cがオンしたときに閉成する。
(= 1) , Nc (< 1) の3個の増幅器
10a,10b,10cをスイッチ11 a , 1l
b , 11 cによって選択的に接続することによ
り利得NをNa,Nl),Ncの3段階に切り換える構
成である。スイッチ11 a + 1l b + 11
cはそれぞれレベル判定回路9の対応する出力9a,
9b,9cがオンしたときに閉成する。
補正電圧発生回路7は、電圧設定器12 a , 12
b !12cによって設定された電圧Va,Vb,V
cをスイッチ13 a + 13 b t 13 cに
よって選択し補正電圧として出力する構成であり、スイ
ッチ13a,13t),13cはそれぞれレベル判定回
路9の対応出力9a,9b,9cがオンしたときに閉成
する。
b !12cによって設定された電圧Va,Vb,V
cをスイッチ13 a + 13 b t 13 cに
よって選択し補正電圧として出力する構成であり、スイ
ッチ13a,13t),13cはそれぞれレベル判定回
路9の対応出力9a,9b,9cがオンしたときに閉成
する。
以上のように構成された対数変換装置1の動作について
、第2図を参照しながら説明する。
、第2図を参照しながら説明する。
第2図は対数回路6の入出力特性を濃度と関連させて示
すものであシ、実線はその理想特性、破線は実際の特性
である。また、vsは濃度が0のときの外部入力信号V
inの電圧である。
すものであシ、実線はその理想特性、破線は実際の特性
である。また、vsは濃度が0のときの外部入力信号V
inの電圧である。
レベル判定回路9は外部入力信号Minのレベル判定を
行い、vin<vLのときに出力9aだけをオンし、V
in>Vhのときに出力9Cだけをオンし、またVL≦
Vin≦vhのときに出力9bだけをオンする回路であ
る。ただし、■hは対数回路6の飽和による非直線領域
と直線領域との境界の入力電圧、VLは内部トランジス
タの非直線性による非直線領域と直線領域との境界の入
力電圧である。
行い、vin<vLのときに出力9aだけをオンし、V
in>Vhのときに出力9Cだけをオンし、またVL≦
Vin≦vhのときに出力9bだけをオンする回路であ
る。ただし、■hは対数回路6の飽和による非直線領域
と直線領域との境界の入力電圧、VLは内部トランジス
タの非直線性による非直線領域と直線領域との境界の入
力電圧である。
まずVtn<VLの場合、レベル判定回路9の出力9a
のオンによってスイッチlla,13aが閉成する。ス
イッチllaの閉成によって可変利得回路5の増幅器1
0aが選択され、可変利得回路5の利得Nは増幅器10
aの利得Naに等しくなる。この利得Naは、対数回路
6の入力信号電圧(=Na・Vin)が直線性のよい領
域内になるように1よシ?きな値に選ばれる。
のオンによってスイッチlla,13aが閉成する。ス
イッチllaの閉成によって可変利得回路5の増幅器1
0aが選択され、可変利得回路5の利得Nは増幅器10
aの利得Naに等しくなる。この利得Naは、対数回路
6の入力信号電圧(=Na・Vin)が直線性のよい領
域内になるように1よシ?きな値に選ばれる。
したがって、対数回路60入出力関係が(2)式で表さ
れるとすると、この場合の対数回路6の出力電圧VOu
tは次式で表される。
れるとすると、この場合の対数回路6の出力電圧VOu
tは次式で表される。
Vout=V■+BLog+o(NaXVin/Vs)
−・−・−(3)この式は次のように形できる。
−・−・−(3)この式は次のように形できる。
Vout =Vo+B Log 10 V in/Vs
+B LOg+o Na +++ (4)ここで、(
4)式の右辺の第1項と第2項の和が理想的な対数変換
出力であ!)、(4)式の右辺第3項は外部入力信号V
inをNa倍したことによって生じた誤差であり、Na
>1であるので第3項は正の値である。
+B LOg+o Na +++ (4)ここで、(
4)式の右辺の第1項と第2項の和が理想的な対数変換
出力であ!)、(4)式の右辺第3項は外部入力信号V
inをNa倍したことによって生じた誤差であり、Na
>1であるので第3項は正の値である。
このとき、補正電圧発生回路7はスイッチ13aの閉成
によって電圧Vaを補正電圧として出力し、これが減算
増幅器8で(4)式で示された対数回路6の出力信号よ
り減算される。したがって、va=BLog,@ Na
に設定されていれば、(4)式の右辺の第3項を除去し
た信号が減算増幅器8よシ出力される。かくして、対数
回路6の低入力レベルの領域の非直線性が補正される。
によって電圧Vaを補正電圧として出力し、これが減算
増幅器8で(4)式で示された対数回路6の出力信号よ
り減算される。したがって、va=BLog,@ Na
に設定されていれば、(4)式の右辺の第3項を除去し
た信号が減算増幅器8よシ出力される。かくして、対数
回路6の低入力レベルの領域の非直線性が補正される。
Vi n > Vhの場合、レベル判定回路9の出力9
cのオンによってスイッチllc,13cが閉成する。
cのオンによってスイッチllc,13cが閉成する。
スイッチIlcの閉成によって可変利得回路5の増幅器
10cが選択され、可変利得回路5の利得Nは増幅器1
0cの利得Ncに等しく々る。この利得Ncは、対数回
路6の入力電圧Nc−vinが直線性のよい領域内にな
るように1よシ小さな値に選ばれる。
10cが選択され、可変利得回路5の利得Nは増幅器1
0cの利得Ncに等しく々る。この利得Ncは、対数回
路6の入力電圧Nc−vinが直線性のよい領域内にな
るように1よシ小さな値に選ばれる。
したがって、(4)式に対応した次の式が得られる。
Vout=Vo+BLog+oVin/Vs+BLog
+oNc −(5)この(5)式の右辺の第3項は外
部入力信号VinをNc倍したことによって生じた誤差
であシ、Ncく1であるので第3項は負の値である。
+oNc −(5)この(5)式の右辺の第3項は外
部入力信号VinをNc倍したことによって生じた誤差
であシ、Ncく1であるので第3項は負の値である。
このとき、補正電圧発生回路7はスイッチ13 cの閉
成によって電圧Vcを補正電圧七して出力するが、V
c = B Log 1(I Na に設定されれば、
これを減算増幅器8で(5)式で示された対数回路6の
出力信号よシ減算すると(補正電圧は負値であるので実
質的に加算である) 、(5)式の右辺の第3項を除去
した外部出力信号が得られる。すなわち、対数回路6の
高入力レベルの領域の非直線性が補正さ゛れる。
成によって電圧Vcを補正電圧七して出力するが、V
c = B Log 1(I Na に設定されれば、
これを減算増幅器8で(5)式で示された対数回路6の
出力信号よシ減算すると(補正電圧は負値であるので実
質的に加算である) 、(5)式の右辺の第3項を除去
した外部出力信号が得られる。すなわち、対数回路6の
高入力レベルの領域の非直線性が補正さ゛れる。
VL≦Vin≦vhの場合、レベル判定回路9の出力9
bのオンによシスイッチllb,13bが閉成されるの
で、可変利得回路5の利得はNb,補正電圧はvbとな
る。
bのオンによシスイッチllb,13bが閉成されるの
で、可変利得回路5の利得はNb,補正電圧はvbとな
る。
このとき(4)式または(5)式に対応する入出力関係
式の右辺第3項( B Log+o Nb )はOであ
る(Nb=1ゆえ)したがって、Vb二〇に設定されて
いれば、可変利得回路5を通さない場合と同じ出力信号
が得られるが、この信号レベルでは対数回路6の直線性
が良好である。
式の右辺第3項( B Log+o Nb )はOであ
る(Nb=1ゆえ)したがって、Vb二〇に設定されて
いれば、可変利得回路5を通さない場合と同じ出力信号
が得られるが、この信号レベルでは対数回路6の直線性
が良好である。
かくして、この対数変換装置の入出力特性は第2図に破
線で示すようなS字状カーブとはならず、実線に示すよ
うな直線となる。
線で示すようなS字状カーブとはならず、実線に示すよ
うな直線となる。
なお、実際的には減算増幅器8のオフセットなどがある
だめ、補正電圧は多少の調整が必要である。
だめ、補正電圧は多少の調整が必要である。
ここまで対数回路の入出力関係が(2)式で表されると
して説明したが、(1)式で表される場合も同様であシ
、対数回路の非直線性を補正し直線性の良?な対数変換
特性を得ることができる。
して説明したが、(1)式で表される場合も同様であシ
、対数回路の非直線性を補正し直線性の良?な対数変換
特性を得ることができる。
前記実施例では可変利得回路の利得および補正電圧が外
部入力信号レベルに応じて3段階に切シ換えられるが、
切シ換え段数を4段以上に増加させ、さらに精密な補正
を行うことによシ変換特性の直線性を向上させることも
可能である。また、低入力レベル領域または高入力レベ
ル領域の一方だけの補正で間に合う場合、切り換え段数
を2段にすることもできる。
部入力信号レベルに応じて3段階に切シ換えられるが、
切シ換え段数を4段以上に増加させ、さらに精密な補正
を行うことによシ変換特性の直線性を向上させることも
可能である。また、低入力レベル領域または高入力レベ
ル領域の一方だけの補正で間に合う場合、切り換え段数
を2段にすることもできる。
前記実施例はCCDイメージセンサによって読み取られ
た画信号の濃度リニア変換に適用された例であったが、
本発明による対数変換装置は他のアナログ信号の対数変
換の用途に一般的に適用できるものである。
た画信号の濃度リニア変換に適用された例であったが、
本発明による対数変換装置は他のアナログ信号の対数変
換の用途に一般的に適用できるものである。
発明の効果
以上の説明から明らかなよう■に、本発明は、対数回路
の前段に設けた可変利得回路の利得を外部入力信号レベ
ルに応じて変化させ、対数回路を直線性が良好な入力レ
ベル領域内で作動させることによシ、対数回路の非直接
歪みを対数回路の出力よシ排除するとともに、外部入力
信号レベルに応じて比例した補正電圧を対数回路の出力
信号に減算または加算することにより、外部入力信号を
可変利得回路に通すことによる対数回路の出力レベルの
増減分を相殺し、全体として直線性の良好な対数変換が
可能Kなるという効果を有するものである。
の前段に設けた可変利得回路の利得を外部入力信号レベ
ルに応じて変化させ、対数回路を直線性が良好な入力レ
ベル領域内で作動させることによシ、対数回路の非直接
歪みを対数回路の出力よシ排除するとともに、外部入力
信号レベルに応じて比例した補正電圧を対数回路の出力
信号に減算または加算することにより、外部入力信号を
可変利得回路に通すことによる対数回路の出力レベルの
増減分を相殺し、全体として直線性の良好な対数変換が
可能Kなるという効果を有するものである。
第1図は本発明の一実施例による対数変換装置の概略構
成図、第2図は対数回路の入出力特性とその非直線歪み
補正を説明するための特性線図、第3図は対数回路を用
いた濃度リニア変換系の概略図、第4図は濃度リニア変
換が必要な理由をA/D変換器の入出力特性と関連させ
て説明するための特性線図である。 1・・・対数変換装置、5・・・可変利得回路、6・・
・対数回路、7・・・補正電圧発生回路、8・・・減算
増幅器、9・・・レベル判定回路、10a.10b.l
op・・・増幅器、11 a , 1l b ,
11 c−スイッチ、12at 12bt 12c
・・・電圧設定器、13a.13b,13c・・・スイ
ッチ。 第 図 瓢 第 図 目駈a Vo ValJzo 虐因淑零八力 で,V O l0 zO ?屋■ 目笈b L mh ぎ2士込射光量 巳gLC O !020 雇虞 第 図 目互eo IO zO 濃度
成図、第2図は対数回路の入出力特性とその非直線歪み
補正を説明するための特性線図、第3図は対数回路を用
いた濃度リニア変換系の概略図、第4図は濃度リニア変
換が必要な理由をA/D変換器の入出力特性と関連させ
て説明するための特性線図である。 1・・・対数変換装置、5・・・可変利得回路、6・・
・対数回路、7・・・補正電圧発生回路、8・・・減算
増幅器、9・・・レベル判定回路、10a.10b.l
op・・・増幅器、11 a , 1l b ,
11 c−スイッチ、12at 12bt 12c
・・・電圧設定器、13a.13b,13c・・・スイ
ッチ。 第 図 瓢 第 図 目駈a Vo ValJzo 虐因淑零八力 で,V O l0 zO ?屋■ 目笈b L mh ぎ2士込射光量 巳gLC O !020 雇虞 第 図 目互eo IO zO 濃度
Claims (1)
- 外部入力信号のレベルを判定するレベル判定回路と、こ
のレベル判定回路の判定出力に従って利得が変化する可
変利得回路と、この可変利得回路を通した前記外部入力
信号の対数変換を行う対数回路と、前記可変利得回路の
利得に従って変化する補正電圧を出力する補正電圧発生
回路と、前記対数回路の出力信号に前記補正電圧発生回
路より出力した補正電圧を減算または加算することによ
り外部出力信号を得る回路とを有することを特徴とする
対数変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055466A JPH02234282A (ja) | 1989-03-08 | 1989-03-08 | 対数変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055466A JPH02234282A (ja) | 1989-03-08 | 1989-03-08 | 対数変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02234282A true JPH02234282A (ja) | 1990-09-17 |
Family
ID=12999383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1055466A Pending JPH02234282A (ja) | 1989-03-08 | 1989-03-08 | 対数変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02234282A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007256251A (ja) * | 2006-02-24 | 2007-10-04 | Hitachi High-Technologies Corp | データ収集処理装置 |
-
1989
- 1989-03-08 JP JP1055466A patent/JPH02234282A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007256251A (ja) * | 2006-02-24 | 2007-10-04 | Hitachi High-Technologies Corp | データ収集処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4628881B2 (ja) | 可変利得増幅回路及びそのdcオフセット補正方法並びに無線受信装置 | |
| US6198416B1 (en) | Linearity error compensator | |
| US6989714B2 (en) | Class D amplifier | |
| JPS6153868A (ja) | 画像走査信号処理におけるキャリブレーション装置 | |
| RU2107388C1 (ru) | Способ преобразования аналоговых сигналов в цифровые и преобразователь аналогового сигнала в последовательность цифровых сигналов | |
| CN113839674B (zh) | 一种模数转换电路 | |
| US4350974A (en) | Logarithmic analog-to-digital converter | |
| JPH1065973A (ja) | 固体撮像装置 | |
| JPH02230869A (ja) | ゲインコントロール回路 | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| JP4769583B2 (ja) | 歪補償増幅装置 | |
| US4178555A (en) | Method of reducing distortion in electronic networks | |
| JPS6010978A (ja) | 固体撮像素子用増幅回路 | |
| KR100202168B1 (ko) | 아날로그 배율기를 이용한 감마 보정회로 | |
| JPS587919A (ja) | A/d変換器 | |
| EP0557052A2 (en) | Analog to digital converter | |
| JP3527076B2 (ja) | アナログ演算回路の演算誤差補正方法およびフィルタ回路 | |
| JPS6149509A (ja) | 信号レベル等化処理装置 | |
| SU732909A1 (ru) | Устройство дл воспроизведени степенных функций | |
| JPH04207229A (ja) | A/d変換装置 | |
| JPH06112828A (ja) | アナログ・ディジタル変換回路 | |
| JP3134401B2 (ja) | テレビジョンカメラ装置のオートホワイトバランス回路 | |
| JPS6119132B2 (ja) | ||
| JPS61135207A (ja) | Am信号発生装置 | |
| JPH06178102A (ja) | 画像データ形成方法 |