JPS6149509A - 信号レベル等化処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、未知の信号を所定のレベルに増幅または減
衰することができる信号レベル等化処理装置に関するも
のである。

〔従来の技術〕

未知の信−号のレベルを測定または観測するとき、また
は振幅の変動が大きい信号を制御機器に入力するときは
、前記未知の信号のレベルと基準レベルとなっている基
準電圧と比較し、その差信号によって未知の信号を増幅
、または減衰させるレベル等化処理を行うことがある。

第１図はかかる信号レベルの等化処理を行う従来の装置
例を示したもので、Ｔ１は未知の信号が入力される信号
入力端子、Ｔｏは等化された信号が出力される信号出力
端子、１は信号レベルを増幅または減衰させることがで
きるレベル制御回路、２は信号やピークレベルを検出す
るためのローパスフィルタ、３ａ、３ｂ、・・・・・・
、３ｎはそれぞれ基準電圧４ａ、４ｂ、・・・・・・、
４ｎを備えている比較器、５は前記比較器３ａ、３ｂ、
・・・・・・。

３ｎの出力信号から前記レベル制御回路１の制御信号を
生成するレベル算出器である。

この信号レベル等化処理装置は、信号出力端子Ｔｏの信
号レベルが複数個の基準電圧４ａ。

４ｂ、・・・・・・、４ｎと比較され、その比較出力か
ら算出された制御信号によってレベル制御回路１の増幅
度、または減衰度を決定するように制御しているので、
未知の信号が入力されたときも常に所定のレベルとなっ
た信号を信号出力端子ＴＯに得ることができる。

しかしながら、この制御装置はアナログ信号を直流レベ
ルに変換するローパスフィルタ２を備えているので、ロ
ーパスフィルタ２の時定数により、出力される直流レベ
ルが安定するまでの時間が長くなるという欠点があり、
応答性が悪いという問題かあった。

また、複数の基準電圧源が必要になるため、その調整作
業が煩雑であり、回路も複雑になるという欠点があった
。

さらに、アナログ入力と基準電圧が接近しているときは
発振現象を起こしやすいという問題もあった。

〔発明の目的〕 この発明は、かかる問題点を解決することを目的として
なされたもので、信号レベルの制御にディジタル信号技
術を導入することによりレベル等化処理を早くするとと
もに、経年変化の影響が少ない信号レベル等化処理装置
を提供するものである。

〔実施例〕

以下、この発明の概要を第２図のブロック図に基づいて
説明する。

この図において、１０はディジタル信号によって信号レ
ベルを増幅、または減衰させることができるレベル制御
回路、１１はアナログ信号をディジタル信号に変換する
ことができるＡ／Ｄ変換器、１２は変換されたディジタ
ル値Ｘを絶対値ＩＸＩに変換する絶対値回路、１３は絶
対値ｌｘｌを記憶するメモリ部を示す。

つづいて、この信号レベル等化処理装置の動作を説明す
る。

まず、レベル制御回路１０をスルーの状態に設定する［
利得Ａ＝　（ＡＨ＋Ａ２　＋−・・−・−＋Ａｎ　）＝
０］。レベル制御回路１０は第３図に示すように６ｄＢ
の増幅器Ａ　１　＋　Ａ２’　＋　Ａ３　・・””　＋
　”を直列に接続し、例えばリレーＲ＋　、Ｒ２、Ｒ３
。

・・・・・・、ＲｎによってスイッチＳ１　＋　Ｓ２　
＋　８３　＋・・・・・・、Ｓｎがオンに制御されたと
きに利得Ａとなるように構成されている。すべてのリレ
ーＲ１＋Ｒ２、Ｒ３、・・・・・・、Ｒｎに信号“０°
′を与えると、レベル制御回路１０の利得ＡをＯに設定
することができる。

この状態で入力端子Ｔｉに入力信号ｅ１が加わるとその
振幅はＡ／Ｄ変換器１１によって、例えはｎビットのデ
ィジタル信号（ａＯ＋　ａｌ＋Ｅ”２＋　”””　＋　
ＥＬｎ　）（ａｏがＭＳＢを示す）に変換される。この
ディジタル信号（ａｏ　ｌ　ａＩ　＋ａ２＋・・・・・
・、ａｎ）を絶対値回路１２を通すことにより絶対値ｌ
　Ｘ　Ｉ　　（０＋　ａｌ　＋　Ｒ２＋・・・・・・。

ａｎ）が得られる。

信号出力端子Ｔｏから得られる所望のレベル値を■。に
するために、上記のようにして得られた絶対値１ｘｌを
メモリ部１３に記憶する。

メモリ部１３は、例えば第４図に示すように各ビットの
記憶部がオアゲート１３ａとＤ型フリ・ンプフロップ１
３ｂによって形成されているので、前記絶対値Ｉｘｌの
各ビット（０，ａｌ　、Ｒ２。

・・・・・・、Ｉｎ）が１となったときはメモリ部１３
の出力値をＢ（０，ｂｌ、ｂ２．・・・・・・、ｂｎ）
とすると、そのビットはりセラＩ・されない限り信号“
Ｉ　１１が記憶保持される。

したがって、このメモリ部１３には絶対値ｌｘｌの最大
値が記憶されることになる。なお、Ｘの最大値を記憶す
るため上記ＩＸＩは負の絶対値であってもよい。

つまり、絶対値１ｘｌが（０００・・・・・・０）から
（００１０１・・・・・・０１）までの範囲内で変化す
るとすれば、各ビットの“１′”状態を記憶するので０
０１１１・・・・・・１１が記憶されることになる。

そのため、前記レベル制御回路１０の各リレーＲＩ　＋
　Ｒ２＋　Ｒ３＋　”””　＋　Ｒ”は各ビット（ｂｉ
）に対応して切換えられ、上記の例では信号゛０′”に
よってリレーＲ，，Ｒ２がオフに制御されて６ｄＢＸ２
のゲインを持つことになる。

したがって、信号出力端子Ｔｏの信号はその最太細がｖ
Ｏなる所望のレベル値に制御される。

メモリ部１３にリセット信号を加えることによって、レ
ベル制御回路１０はＯｄＢとなり、レベルの異なる他の
入力信号に対しても所望のレベル値になるように制御を
行うことができる。

これまでの説明における所望のレベル値ＶＯすなわち適
正レベルは、デ、イジタル信号（ａＯ＋ａ１９００．０
０．、ａｎ）についてａｌ　＋　　Ｒ２＋　”９００．
＋ａｎの振幅の絶対値がｌＯ・・・・・・０から１１・
・・・・・ｌまでの範囲のレベルについて説明したが、
この適正レベルは任意のレベルに選定することができる
。例えば、０１０・・・・・・０からＯｌｌ・・・・・
・１の範囲、すなわち上記適正レベルより６ｄＢ低いレ
ベルに選定すると、この純理以上のレベルがあった場合
には、上記適正レベルになるように減衰させる必要があ
る。

レベル制御回路１０のうちリレーＲ，により制御される
増幅器を減衰器としておき、信号“１″によってオフ制
御されるようにし、リレーＲ２以降により制御させるも
のは増幅器としておき、信号“°Ｏ″でオフ制御される
ようにする。この場合には、出力Ｂが１１１・・・・・
・ｌになった時はリレーＲ１のみがオフ制御されて、６
ｄＢの減衰器が働くことにより、出力信号は適正レベル
に制御されることになる。

また、適正レベルを上記よりさらに６ｄＢ以上低いレベ
ルに選定した場合には、出力Ｂが００１０・・・・・・
Ｏ〜００１１・・・・・・１になった時も同様に出力信
号は適正レベルに制御されることになる。

以上の実施例から理解できるように、この発明の信号レ
ベル等化処理装置は、アナログ信号をディジタル信号に
変換し、変換されたディタル信号を処理したのち、その
各ビットに含まれる信号“１″の数によってレベル制御
を行うようにしたので、レベルの等化処理が従来より迅
速になり、経年変化もなく、かつ、発振現象もなくする
ことができる。

また、以上の説明は、アナログ信号が入力されることに
ついて述べたが、信号レベル等化処理にはディジタル値
を用いているので、ディジタル信号を増幅、減衰するデ
ィジタルレベル制御回路を設けることにより、そのまま
適正レベルのディジタル信号を等化処理することも可能
である。

なお、上記実施例で６ｄＢのステップを等化処理する場
合について説明したことから明らかなように、メモリ部
１３の出力値Ｂは信号の各ビットの゛°１″状態を記憶
しているので、０１００・・・・・・０と０１１１・・
・・・・ｌとの信号は同一の信号として扱うことができ
る。すなわち６ｄＢの精度で観測していることになる。

さらに、細かなレベル制御を行うためには、信号の最大
値が６ｄＢの範囲のどのレベルにあるかを検知する必要
が生じる。この検知方法として、上記の出力値Ｂとは別
に次のような出力値Ｂ′を得る回路を設ける。β（０く
β＜６）ｄＢの精度で制御する場合は、第２図に示すよ
うに前記絶対値ＩＸＩを絶対値回路１２′により一βｄ
Ｂ倍して、メモリ部１３′を通して得られた出力をＢ′
（ｏ、ｂ、’　、・・・・・・、ｂｎ′）とする。前記
出力値Ｂ（０，ｂｌ　＋　ｂ２　＋　・・・・・・＋　
ｂｎ）に対してＢ′（０，ｂ五′、ｂ２′、・・・・・
・、ｂｎ′）はｂｌが信号のレベルのＯから一６ｄＢの
範囲を示すとすると、ｂ１′は〇−βｄＢから−６−β
ｄＢの範囲を示すため、ｂｌが１のとき、ｂ１′が１で
あれば、信号のレベルは０から一βｄＢの範囲にあるこ
とになり、またｂ１′がＯであれば信号のレベルは−β
から−６−βｄＢの範囲にあたることになる。後者の場
合には、６ｄＢの代りに利得βｄＢの増幅器をレベル制
御回路１０に設け、ｂ′のディジタル信号でリレーを制
御すれば６ｄＢよりも細かいレベル制御ができる。この
ようにして６ｄＢよりもさらに細かい精度でレベルを制
御することが可能となるものである。

第５図はこの発明の信号レベル等化処理装置をレベルメ
ータに応用したときのブロック図を示す。

この図で、２０は初段アンプ、２１はレベル制御回路で
、４個の増幅器２１Ａ、２１Ｂ。

２１Ｃ，２１Ｄを使用した場合の実施例を示している。

２１Ｒｒ　、２１Ｒ２’、２１Ｒ３，２１４は接点３１
〜Ｓ８を切換えるリレーを示し、このリレー２１Ｒ１〜
２１Ｒ４を制御することにより６ｄＢのステップで６０
ｄＢまでのゲインを得るように構成されている。

２２は高域制限用のフィルタ、２３はサンプリングホー
ルド回路２３．２４はＡ／Ｄ変換器である。

Ａ／Ｄ変換器２４によってディジタル信号に変換された
信号は、測定回路を構成するディジタルフィルタ２５．
２乗検波器２６．積分器２７．出力メータ２８および加
算回路２９を介してデータとして出力される。

一方、Ａ／Ｄ変換器２４の出力信号はレベル制御回路２
１の制御信号を形成するため、絶対値回路３０を介して
記憶部を構成するオア回路３１゜レジスタ３２に入力さ
れ、ここで入力レベルの最大レベルのディジタル値が記
憶される。３３はレジスタ３２に記憶されているデータ
を変換するデコーダ、３４はインタフェース回路、３５
はマイクロプロセッサ（ＣＰＵ）、３６は入力装置（キ
ーボード等）を示す。

つづいて、このレベルメータの動作を説明する。

初段アンプ２０に供給された未知の入力信号は、まず、
ＣＰＵ３５の制御によってレベル制御回路２１の各増幅
器２１Ａ〜２１Ｄがスルーとなっている状態でとり込ま
れ、その信号の少なくとも１周期以上のレベル値がレジ
スタ３２にディジタル信号として取り込まれる。この値
は前述したように入力信号の絶対最大値であるから、こ
のデータの増幅情報なＣＰＵ３５によって初出し、その
増幅情報に基づいてレベル制御回路２１の接点Ｓ１〜Ｓ
８を開閉する。

例えば、前記増幅情報が３０ｄＢのときはＣＰＵ３５の
出力によってリレー２１Ｒ１およびリレーＲ４が駆動さ
れ、増幅器２１Ａ、２’ＩＤが直列に接続される。そし
て、測定周波数帯域および測定レベルの種類（実効レベ
ル、平均レベル、電力レベル）が入力装置３６からＣＰ
Ｕ３５に入力されているときは、ディジタルフィルタ２
５，２乗検波器２６等が指示内容によって制御される。

出力メータ２８の指示値は適正レベルに等化された信号
の基準レベルからの偏差値を指示することになるから、
加算回路２９により出力メータ２８の指示値に対して、
３０ｄＢを加えることによって入力信号の実際のレベル
のデータを得ることができる。

なお、入力信号レベルが変動して出力レベルの指示範囲
外となるときはレジスタ３２をリセットして、あらたに
増幅情報をＣＰＵ３５において演算し、レベル制御回路
２１のゲインを再設定すればよい。

〔発明の効果〕

以上説明したように、この発明の信号レベル等化処理装
置は、入力信号をディジタル信号に変換したのち、その
ディジタル信号のビット情報によってレベル制御回路を
コントロールし、信号レベルの等化処理を行うようにし
ているので、等化処理された出力信号が早く得られると
ともに、ディジタル処理手段を用いているので経年変化
の影響も少ないという利点かある。また、設定レベルと
入力レベルが接近しているときでも発振現象を起こすこ
とがなく安定であるため、測定器、プロセス制御回路等
に応用することができる。

【図面の簡単な説明】

第１図は従来技術による信号レベルの等化処理装置の一
例を示す構成図、第２図はこの発明による信号レベル等
化処理装置のブロック図、第３図はレベル制御回路の一
例を示す構成図、第４図はメモリ部の具体的な回路構成
図、第５図はこの発明による信号レベル等化処理装置を
レベルメータに応用した装置のブロック図である。 図中、１０はレベル制御回路、１１はＡ／Ｄ変換器、１
２は絶対値回路、１３はメモリ部を示す。

Claims (1)

【特許請求の範囲】
1. 制御信号を受けて入力信号レベルを増幅または減衰して
   出力するレベル制御回路と；該レベル制御回路から出力
   されるアナログ信号をディジタル信号に変換するＡ／Ｄ
   変換器と；該Ａ／Ｄ変換器から出力されるディジタル信
   号の絶対最大値を記憶するメモリ部とを備え、前記メモ
   リ部に記憶された前記ディジタル信号の絶対最大値を前
   記制御信号として用いることにより前記レベル制御回路
   からの出力信号レベルを等化処理することを特徴とする
   信号レベル等化処理装置。