JPH0223440A - パーソナルコンピュータ - Google Patents
パーソナルコンピュータInfo
- Publication number
- JPH0223440A JPH0223440A JP63174411A JP17441188A JPH0223440A JP H0223440 A JPH0223440 A JP H0223440A JP 63174411 A JP63174411 A JP 63174411A JP 17441188 A JP17441188 A JP 17441188A JP H0223440 A JPH0223440 A JP H0223440A
- Authority
- JP
- Japan
- Prior art keywords
- address
- address space
- bios
- option
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0684—Configuration or reconfiguration with feedback, e.g. presence or absence of unit detected by addressing, overflow detection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
- Stored Programmes (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明は、オプションボードが拡張実装される、ノ母−
ンナルコンビエータに関する。
ンナルコンビエータに関する。
（従来の技術）
近年、半導体技術の進歩によυマイクログロセッサ、メ
モＩＪ ＬＳＩ 、周辺制御用ＬＳＩが非常九安価に供
給される様になシ、これらを適宜組合せるだけで比較的
高性能なパーソナルコンピュータヲ構築出来る様になり
た。
モＩＪ ＬＳＩ 、周辺制御用ＬＳＩが非常九安価に供
給される様になシ、これらを適宜組合せるだけで比較的
高性能なパーソナルコンピュータヲ構築出来る様になり
た。
ところでパーソナルコンビエータの分野では、オプショ
ンが一部を実装することによシ機能の拡張がはかられる
。あらかじめシステムを拡張するアドレス空間をシステ
ム拡張用空間として備えている。
ンが一部を実装することによシ機能の拡張がはかられる
。あらかじめシステムを拡張するアドレス空間をシステ
ム拡張用空間として備えている。
（発明が解決しようとする課題）
最近では、ユーザのシステムに対する高機能化等を製品
設計時に、システムに盛シ込むようになってきた。この
機能追加のために１システム拡張用窓間の一部を使用す
ることになる。このアドレス空間は、グラフィック機能
の場合、その制御のためのビデオ用のオプションＢＩＯ
Ｓ（基本人出力制御システム）のための空間でおる。通
常、システム拡張空間を使用するオプションが一部は、
使用する空間をスイッチ等によシ変更できるようになっ
ている。しかし、変更できない場合も少なくなく、上記
拡張機能のために使用する空間が、オプションデートで
使用する空間と競合することが起こる。
設計時に、システムに盛シ込むようになってきた。この
機能追加のために１システム拡張用窓間の一部を使用す
ることになる。このアドレス空間は、グラフィック機能
の場合、その制御のためのビデオ用のオプションＢＩＯ
Ｓ（基本人出力制御システム）のための空間でおる。通
常、システム拡張空間を使用するオプションが一部は、
使用する空間をスイッチ等によシ変更できるようになっ
ている。しかし、変更できない場合も少なくなく、上記
拡張機能のために使用する空間が、オプションデートで
使用する空間と競合することが起こる。
本発明は上記事情に鑑みてなされたものでアシ、オプシ
ョンが一部が実装されたときにオプションＢＩＯＳとの
アドレス空間の競合が生じた場合、ＢｉＯ２がアドレス
空間を自動変更することによシ、融通性のおるメモリの
使用を可とする・ぐ−ソナルコンピュータを提供するこ
とを目的とする。
ョンが一部が実装されたときにオプションＢＩＯＳとの
アドレス空間の競合が生じた場合、ＢｉＯ２がアドレス
空間を自動変更することによシ、融通性のおるメモリの
使用を可とする・ぐ−ソナルコンピュータを提供するこ
とを目的とする。
［発明の構成コ
（課題を解決するための手段）
本発明はパーソナルコンビエータは、オグシｌン？−ド
が実装されるスロットを参照しオグシ璽ンゴード実装際
の有無を検出する手段と、ここでオプションデートの実
装が検出された場合そのアドレスに基づきオプションデ
ートが使用するアドレス空間とオプションＢＩＯＳが存
在するアドレス空間との競合を判定する手段と、ここで
競合があった場合、上記オプションＢＩＯＳのアドレス
空間をリロケーブルに設定する手段で構成される。
が実装されるスロットを参照しオグシ璽ンゴード実装際
の有無を検出する手段と、ここでオプションデートの実
装が検出された場合そのアドレスに基づきオプションデ
ートが使用するアドレス空間とオプションＢＩＯＳが存
在するアドレス空間との競合を判定する手段と、ここで
競合があった場合、上記オプションＢＩＯＳのアドレス
空間をリロケーブルに設定する手段で構成される。
（作用）
オプションデートを実装できるノ譬−ンナルコンピュー
タシステムにおいて、そのボードが使用するアドレス空
間とシステムのＢｉＯ２ＲＯＭが存在するアドレス空間
が競合する時に、以下に示す２つの方式によυＢＩＯＳ
ＲＯＭのアドレス空間を自動変更させ、アドレス空間の
競合を回避するものである。１つは、ＢｉＯ２ＲＯＭの
アドレスデコードの条件をグログラマプルに変更可能な
アドレスレジスタを設けることにより実現する方式であ
υ、他の１つは、ＢｉＯ２ＲＯＭの内容をＲＡＭのエリ
アにコピーし、ライトプロテクトをかけた後、ＲＯＭを
切り離すことによシ実現する方式である。このことによ
シ、オプションデートとシステム内のＢｉＯ２ＲＯＭと
のアドレス空間が競合した場合でも、自動的にＢｉＯ２
のアドレス空間を変更することが出来、競合した両者の
機能を使用可能にすることができる。
タシステムにおいて、そのボードが使用するアドレス空
間とシステムのＢｉＯ２ＲＯＭが存在するアドレス空間
が競合する時に、以下に示す２つの方式によυＢＩＯＳ
ＲＯＭのアドレス空間を自動変更させ、アドレス空間の
競合を回避するものである。１つは、ＢｉＯ２ＲＯＭの
アドレスデコードの条件をグログラマプルに変更可能な
アドレスレジスタを設けることにより実現する方式であ
υ、他の１つは、ＢｉＯ２ＲＯＭの内容をＲＡＭのエリ
アにコピーし、ライトプロテクトをかけた後、ＲＯＭを
切り離すことによシ実現する方式である。このことによ
シ、オプションデートとシステム内のＢｉＯ２ＲＯＭと
のアドレス空間が競合した場合でも、自動的にＢｉＯ２
のアドレス空間を変更することが出来、競合した両者の
機能を使用可能にすることができる。
（実施例）
以下、図面を使用して本発明実施例について詳細に説明
する。
する。
第１図は本発明の実施例を示すブロック図である。図に
おいて１１はＣＰＵであシ、システムパス１９を介して
後述するハードウェアブロックと接続される。１２はビ
デオ用ＢＩＯＳが格納されるＲＯＭであυ、アドレス空
間が変更される対象である。
おいて１１はＣＰＵであシ、システムパス１９を介して
後述するハードウェアブロックと接続される。１２はビ
デオ用ＢＩＯＳが格納されるＲＯＭであυ、アドレス空
間が変更される対象である。
１３ＨＲＯＭのセレクト信号であシ、アドレスデコード
回路１４で生成され、ビデオ用ＢＩＯＳＲＯＭ １２が
アクセスされるかどうかを示す。１４はアドレスデコー
ド回路であシ、システムパス１９ｙｆ−）’からのＲＯ
Ｍのアドレス空間指定データが与えられ、ビデオ用ＢＩ
ＯＳＲＯＭ １２のデコードを行う。１５はＲＯＭのア
ドレス空間指定信号であり、ビデオ用ＢＩＯＳＲＯＭ
１２のアドレス空間を与えるために使用する。１６はア
ドレスレジスタであり、ビデオ用ＢＩＯＳＲＯＭ １２
のアドレス空間変更のだめのアドレスを指定するレジス
タである。１７はバスト−ｙイパｆ、ｓ り、システム
パス１９とオプシ曹ンスロット用パス３Ｑを接続する。
回路１４で生成され、ビデオ用ＢＩＯＳＲＯＭ １２が
アクセスされるかどうかを示す。１４はアドレスデコー
ド回路であシ、システムパス１９ｙｆ−）’からのＲＯ
Ｍのアドレス空間指定データが与えられ、ビデオ用ＢＩ
ＯＳＲＯＭ １２のデコードを行う。１５はＲＯＭのア
ドレス空間指定信号であり、ビデオ用ＢＩＯＳＲＯＭ
１２のアドレス空間を与えるために使用する。１６はア
ドレスレジスタであり、ビデオ用ＢＩＯＳＲＯＭ １２
のアドレス空間変更のだめのアドレスを指定するレジス
タである。１７はバスト−ｙイパｆ、ｓ り、システム
パス１９とオプシ曹ンスロット用パス３Ｑを接続する。
１８はオプションデートでらシ、オプションデート（図
示せス）全実装するためのスロットである。３０はオプ
ションスロットパスであり、パスドライバ１２とオプシ
ョンデート１８を接続するパスである。３１はシステム
ＢＩＯＳＲＯＭでアシ、システムを管理するフアームウ
ェアでおる。３２はその他のシステム構成ブロックであ
り、メモリ、その他の入出力デノナイスを示す。
示せス）全実装するためのスロットである。３０はオプ
ションスロットパスであり、パスドライバ１２とオプシ
ョンデート１８を接続するパスである。３１はシステム
ＢＩＯＳＲＯＭでアシ、システムを管理するフアームウ
ェアでおる。３２はその他のシステム構成ブロックであ
り、メモリ、その他の入出力デノナイスを示す。
第２図は本発明実施例の動作を示すフローチャートでア
シ、具体的にはＲＯＭのアドレス空間の自動交換フロー
を示す。図中、２１は、オグシ曹ン？−ドの実装を判定
するステップであシ、ビデオＢＩＯＳＲＯＭ ｌ ２を
一時アクセス不可としてから、オプションスロット１８
のバスをり−Ｆシ、＆−１’の有無を判定するステップ
である。ステップ２２はアドレス空間の競合を判定する
ステップであり、オプションゲートの使用する空間とビ
デオ用ＢＩＯＳＲＯＭ １２の空間が競合するかどうか
判定する。競合するかどうかは、ステップ２ノで、オプ
ションスロットのバスをリードしたときのアドレスによ
り判定する。１３はアドレス空間を変更するステップで
あシ、実現する方式によシ、更に細かなステップに分け
られる。具体的には第３図、第５図にフローチャートで
示される。
シ、具体的にはＲＯＭのアドレス空間の自動交換フロー
を示す。図中、２１は、オグシ曹ン？−ドの実装を判定
するステップであシ、ビデオＢＩＯＳＲＯＭ ｌ ２を
一時アクセス不可としてから、オプションスロット１８
のバスをり−Ｆシ、＆−１’の有無を判定するステップ
である。ステップ２２はアドレス空間の競合を判定する
ステップであり、オプションゲートの使用する空間とビ
デオ用ＢＩＯＳＲＯＭ １２の空間が競合するかどうか
判定する。競合するかどうかは、ステップ２ノで、オプ
ションスロットのバスをリードしたときのアドレスによ
り判定する。１３はアドレス空間を変更するステップで
あシ、実現する方式によシ、更に細かなステップに分け
られる。具体的には第３図、第５図にフローチャートで
示される。
第３図は第２図に示すアドレス空間変更の一実施例を示
す。図中、ステラ７″３１は、アドレスレジスタに値を
セットするステップでおり、アドレスレジスタ１６に変
更後のアドレス空間の値をセットする。ステップ３２は
システム／４’ラメータを変更するステップでｓｂ、ビ
デオ用ＢＩＯＳＲＯＭ １２のアドレス空間変更を、シ
ステムＢＩＯＳｊ １に知らせシステムノやラメータを
変更する。
す。図中、ステラ７″３１は、アドレスレジスタに値を
セットするステップでおり、アドレスレジスタ１６に変
更後のアドレス空間の値をセットする。ステップ３２は
システム／４’ラメータを変更するステップでｓｂ、ビ
デオ用ＢＩＯＳＲＯＭ １２のアドレス空間変更を、シ
ステムＢＩＯＳｊ １に知らせシステムノやラメータを
変更する。
上記第１図乃至第３図を使用して本発明実施例の動作を
説明する。
説明する。
まず、システムの電源投入時の初期設定ルーチンの中で
、第２図に７０−で示す処理を行う。ここで、オプショ
ンゲートの使用空間とビデオ用ＢＩＯＳＲＯＭ Ｊ ｚ
の空間が競合すると判定されたならば、第３図に示す処
理を行う。即ち、アドレスレジスタ１６に、ビデオ用Ｂ
ＩＯＳＲＯＭ Ｊ ２をどこのアドレス空間に変更させ
るかを指定し、その値をアドレスデコード回路１４に反
映させることによシ、アドレス空間の変更を行う。その
後、システムに対しては、ビデオ用ＢＩＯＳＲＯＭ １
２のアドレスが変。
、第２図に７０−で示す処理を行う。ここで、オプショ
ンゲートの使用空間とビデオ用ＢＩＯＳＲＯＭ Ｊ ｚ
の空間が競合すると判定されたならば、第３図に示す処
理を行う。即ち、アドレスレジスタ１６に、ビデオ用Ｂ
ＩＯＳＲＯＭ Ｊ ２をどこのアドレス空間に変更させ
るかを指定し、その値をアドレスデコード回路１４に反
映させることによシ、アドレス空間の変更を行う。その
後、システムに対しては、ビデオ用ＢＩＯＳＲＯＭ １
２のアドレスが変。
更になりたことを知らせ、その処理を行い、アドレス空
間変更のための処理を終了する。
間変更のための処理を終了する。
第５図はアドレス空間変更のための他の実施例の動作を
示すフローチャートである。図中、５１はコピー用ＲＡ
Ｍのアクセスを可能にするステップでアシ、レジスタ４
６を操作することにより、ビデオ用ＢＩＯＳのコピー用
ＲＡＭ ４７をアクセス可能にするステップである。５
２はＢＩＯＳをコピーするステップであシ、ＢＩＯＳＲ
ＯＭ ４２からコピー用ＲＡＭ４７ヘコぎ−する。５３
はコピー用ＲＡＭ ４７にライトプロテクトをかけるス
テップであυ、レジスタ４８を操作することによシ、コ
ピー用ＲＡＭ ４７にライトプロテクトをかける。５４
はビデオ用ＢＩＯＳＲＯＭ ４２のアクセスを不可にす
るステップであシ、レジスタ４６を操作することＫよシ
、ビデオ用ＢＩＯＳＲＯＭ ４２のアクセスを不可にす
る。５５はシステムパラメータを変更するステップであ
シ、ビデオ用ＢＩＯＳ４２のアドレス空間変更をシステ
ムＢＩＯＳ５３に知らせシステムパラメータを変更する
Ｏ以下、第４図及び第５図を使用して本発明の他の実施
例の動作を説明する。
示すフローチャートである。図中、５１はコピー用ＲＡ
Ｍのアクセスを可能にするステップでアシ、レジスタ４
６を操作することにより、ビデオ用ＢＩＯＳのコピー用
ＲＡＭ ４７をアクセス可能にするステップである。５
２はＢＩＯＳをコピーするステップであシ、ＢＩＯＳＲ
ＯＭ ４２からコピー用ＲＡＭ４７ヘコぎ−する。５３
はコピー用ＲＡＭ ４７にライトプロテクトをかけるス
テップであυ、レジスタ４８を操作することによシ、コ
ピー用ＲＡＭ ４７にライトプロテクトをかける。５４
はビデオ用ＢＩＯＳＲＯＭ ４２のアクセスを不可にす
るステップであシ、レジスタ４６を操作することＫよシ
、ビデオ用ＢＩＯＳＲＯＭ ４２のアクセスを不可にす
る。５５はシステムパラメータを変更するステップであ
シ、ビデオ用ＢＩＯＳ４２のアドレス空間変更をシステ
ムＢＩＯＳ５３に知らせシステムパラメータを変更する
Ｏ以下、第４図及び第５図を使用して本発明の他の実施
例の動作を説明する。
第１図乃至第３図に示す実施例と同様にオプションゲー
トの使用空間とビデオ用ＢＩＯＳＲＯＭの空間が競合す
ると判定された場合は、第５図に示す処理を行う。レジ
スタ４６を操作することにより、ビデオ用ＢＩＯＳＲＯ
Ｍ ４２と、コピー用ＲＡＭ ４７の両方のアクセスを
可能にし、ＣＰＵ ４１経由してビデオ用ＢＩＯＳ４２
の内容をコピーする。次に、コピー用ＲＡＭ４７をＲＯ
Ｍ ４２と等価に見せるため、レジスタ４８によシ、ラ
イトプロテクトをかける。最後に、レジスタ４６によシ
、ビデオ用ＢＩＯＳＲＯＭ４２のアクセスを不可にし、
以後は、ＲＡＭ ４７だけがリード可能となシ、アドレ
スも見掛は上、変更されたように見える。残りの作業は
、第１図乃至第３図に示す実施例と同様に、システムに
変更を知らせることでおる。
トの使用空間とビデオ用ＢＩＯＳＲＯＭの空間が競合す
ると判定された場合は、第５図に示す処理を行う。レジ
スタ４６を操作することにより、ビデオ用ＢＩＯＳＲＯ
Ｍ ４２と、コピー用ＲＡＭ ４７の両方のアクセスを
可能にし、ＣＰＵ ４１経由してビデオ用ＢＩＯＳ４２
の内容をコピーする。次に、コピー用ＲＡＭ４７をＲＯ
Ｍ ４２と等価に見せるため、レジスタ４８によシ、ラ
イトプロテクトをかける。最後に、レジスタ４６によシ
、ビデオ用ＢＩＯＳＲＯＭ４２のアクセスを不可にし、
以後は、ＲＡＭ ４７だけがリード可能となシ、アドレ
スも見掛は上、変更されたように見える。残りの作業は
、第１図乃至第３図に示す実施例と同様に、システムに
変更を知らせることでおる。
［発明の効果コ
以上説明の様に本発明に従がえば、オプシ。
ンぎ−ドとシステム内のＢＩＯＳＲＯＭとのアドレス空
間が競合した場合でもＢＩＯＳのアドレス空間を自動変
更することが出来、競合した両者の機能を使用可能とす
ることが出来る。このように融通、性のあるメモリ使用
が可能となる。
間が競合した場合でもＢＩＯＳのアドレス空間を自動変
更することが出来、競合した両者の機能を使用可能とす
ることが出来る。このように融通、性のあるメモリ使用
が可能となる。
第１図は本発明の実施例を示すブロック図、第２図及び
第３図はそれぞれ本発明実施例の動作を示すフローチャ
ート、第４図は本発明の他の実施例を示すブロック図、
第５図は本発明の他の実施例の動作を示すフローチャー
トである。 １１．４１・・・ＣＰＩＪ、１２．４２・・・ビデオ用
ＢＩＯＳＲＯＭ、 Ｊ ４ 、４４−・・アドレスデコ
ード回路、１６゜４６・・・アドレスレジスタ、１８．
５１・・・オプシ冒ンスロット、４７・・・ビデオ用Ｂ
ＩＯＳＲＡＭ、 ４ ｓ・・・レジスタ。 出願人代理人 弁理士 鈴 江 武 彦１１２図 第３１！１
第３図はそれぞれ本発明実施例の動作を示すフローチャ
ート、第４図は本発明の他の実施例を示すブロック図、
第５図は本発明の他の実施例の動作を示すフローチャー
トである。 １１．４１・・・ＣＰＩＪ、１２．４２・・・ビデオ用
ＢＩＯＳＲＯＭ、 Ｊ ４ 、４４−・・アドレスデコ
ード回路、１６゜４６・・・アドレスレジスタ、１８．
５１・・・オプシ冒ンスロット、４７・・・ビデオ用Ｂ
ＩＯＳＲＡＭ、 ４ ｓ・・・レジスタ。 出願人代理人 弁理士 鈴 江 武 彦１１２図 第３１！１
Claims (3)
- （１）オプションボードが実装されるスロットを参照し
、オプションボードの実装の有無を検出する手段と、こ
こでオプションボードの実装が検出された場合、そのア
ドレスに基づきオプションボードが使用するアドレス空
間とオプションＢＩＯＳ（基本入出力制御システム）が
存在するアドレス空間との競合を判定する手段と、ここ
でアドレスの競合があった場合、上記オプションＢＩＯ
Ｓのアドレス空間をリロケータブルに設定する手段とを
具備することを特徴とするパーソナルコンピュータ。 - （２）上記オプションＢＩＯＳのアドレス空間をリロケ
ータブルに設定する手段は、アドレス空間の変更値が設
定されるアドレスレジスタと、その値が示すアドレス空
間にデコードするアドレスデコーダとから成ることを特
徴とする特許請求の範囲第１項記載のパーソナルコンピ
ュータ。 - （３）オプションＢＩＯＳが格納されるＲＯＭの内容が
コピーされるＲＡＭと、上記ＲＯＭ、ＲＡＭに対するア
クセスの有効、無効が指定されるレジスタと、このレジ
スタに指定された値に従いそれぞれのアドレス空間にデ
コードするアドレスデコーダと、ＲＡＭ空間が有効とさ
れたとき上記ＲＡＭに対する書き込み保護を行ない、且
つ、ＲＯＭに対するアクセスを不可とするプログラムが
格納されるメモリとを具備することを特徴とするパーソ
ナルコンピュータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174411A JPH0223440A (ja) | 1988-07-13 | 1988-07-13 | パーソナルコンピュータ |
| EP19890112846 EP0350917A3 (en) | 1988-07-13 | 1989-07-13 | Personal computer system capable of preventing contention in memory address space |
| KR8910076A KR930002325B1 (en) | 1988-07-13 | 1989-07-13 | Personal computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174411A JPH0223440A (ja) | 1988-07-13 | 1988-07-13 | パーソナルコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0223440A true JPH0223440A (ja) | 1990-01-25 |
Family
ID=15978085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63174411A Pending JPH0223440A (ja) | 1988-07-13 | 1988-07-13 | パーソナルコンピュータ |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0350917A3 (ja) |
| JP (1) | JPH0223440A (ja) |
| KR (1) | KR930002325B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5202994A (en) * | 1990-01-31 | 1993-04-13 | Hewlett-Packard Company | System and method for shadowing and re-mapping reserved memory in a microcomputer |
| JP2547654B2 (ja) * | 1990-06-29 | 1996-10-23 | 三洋電機株式会社 | データ処理装置 |
| US5608876A (en) * | 1995-05-22 | 1997-03-04 | International Business Machines Corporation | Add-in board with enable-disable expansion ROM for PCI bus computers |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4321667A (en) * | 1979-10-31 | 1982-03-23 | International Business Machines Corp. | Add-on programs with code verification and control |
| US4607347A (en) * | 1983-08-10 | 1986-08-19 | International Business Machines Corporation | Microcomputer system employing program cartridges |
-
1988
- 1988-07-13 JP JP63174411A patent/JPH0223440A/ja active Pending
-
1989
- 1989-07-13 EP EP19890112846 patent/EP0350917A3/en not_active Withdrawn
- 1989-07-13 KR KR8910076A patent/KR930002325B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR900002185A (ko) | 1990-02-28 |
| KR930002325B1 (en) | 1993-03-29 |
| EP0350917A2 (en) | 1990-01-17 |
| EP0350917A3 (en) | 1990-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3227542B2 (ja) | 特定のコンピュータ・ハードウェア・アーキテクチャのために作成されたソフトウェアのバージョンの互換性を確保する装置および方法 | |
| US6282644B1 (en) | Apparatus and method for storing BIOS data of computer system | |
| JP3136257B2 (ja) | コンピュータメモリインタフェース装置 | |
| JP3234328B2 (ja) | 内部プログラムを実行することが可能なマイクロコンピュータ用ｐｃカード | |
| EP0465079B1 (en) | Method and device for assigning I/O address in data processing apparatus | |
| US5561740A (en) | Method and system for providing multiple instances in a single multiple-instance object | |
| JP3628373B2 (ja) | 電力管理ユニット、コンピュータシステム、およびコンピュータシステムの電力管理ユニット内の複数個の構成レジスタをアクセスする方法 | |
| JPH0223440A (ja) | パーソナルコンピュータ | |
| EP0660229B1 (en) | Method and apparatus for modifying the contents of a register | |
| JPH0447349A (ja) | データ記憶装置 | |
| US6907484B2 (en) | Method and apparatus for atomically changing selected bits within a register | |
| JPS63184147A (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JP3525771B2 (ja) | バス・スヌープ制御回路 | |
| JP3299791B2 (ja) | 情報処理システム | |
| JPH06110848A (ja) | 共有メモリのアクセス方法 | |
| EP0419904A2 (en) | Method and system for controlling CPU wait time in computer capable of connecting externally provided input/output controller | |
| JPH02294861A (ja) | データ処理装置 | |
| JPH0365740A (ja) | プログラム起動頻度表示回路 | |
| KR20010019731A (ko) | 플래쉬 메모리를 내장한 마이크로컨트롤러에서 램을 이용한 온-보드 프로그래밍 방법 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPH10187579A (ja) | 交換可能媒体のｉ／ｏディレイ幅サポートシステム | |
| JPH0391046A (ja) | データ処理装置 | |
| JPH08249024A (ja) | プログラマブルコントローラ | |
| JPS6227423B2 (ja) | ||
| JPH05298178A (ja) | 半導体集積回路 |