JPH02235168A - システムの情報処理方式 - Google Patents
システムの情報処理方式Info
- Publication number
- JPH02235168A JPH02235168A JP1054899A JP5489989A JPH02235168A JP H02235168 A JPH02235168 A JP H02235168A JP 1054899 A JP1054899 A JP 1054899A JP 5489989 A JP5489989 A JP 5489989A JP H02235168 A JPH02235168 A JP H02235168A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processing
- address
- processing function
- private
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 7
- 238000003672 processing method Methods 0.000 title claims description 7
- 230000006870 function Effects 0.000 claims abstract description 42
- 230000015654 memory Effects 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 abstract description 16
- 238000004891 communication Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、複数のプロセッサを備えたシステムの情報処
理方式に関する。
理方式に関する。
(従来の技術)
従来、複雑な演算処理を高速で行なうために、複数のプ
ロセッサを備え、いわゆるマルチプロセッサシステムを
構成するものがある≦このようなマルチプロセッサシス
テムにおいては、物理的なメモリである主記憶装置は、
一つしか存在しない場合にも、プログラミング上想定さ
れる仮想的なメモリは、各プロセッサに対し、一つずつ
備えられているものと考えて、プログラミングを行なう
ようにされていた。
ロセッサを備え、いわゆるマルチプロセッサシステムを
構成するものがある≦このようなマルチプロセッサシス
テムにおいては、物理的なメモリである主記憶装置は、
一つしか存在しない場合にも、プログラミング上想定さ
れる仮想的なメモリは、各プロセッサに対し、一つずつ
備えられているものと考えて、プログラミングを行なう
ようにされていた。
第2図は、従来のシステムにおいてプログラミング上想
定されるシステム構成の一例を示すブロック図である。
定されるシステム構成の一例を示すブロック図である。
図示のシステムは、第1のプロセッサ1と、第2のプロ
セッサ2と、これら第1のプロセッサ1及び第2のプロ
セッサ2のそれぞれに接続された私有メモリ11及び2
1と、第2のプロセッサ2に接続された私有資源30と
から成る。
セッサ2と、これら第1のプロセッサ1及び第2のプロ
セッサ2のそれぞれに接続された私有メモリ11及び2
1と、第2のプロセッサ2に接続された私有資源30と
から成る。
第1のプロセッサ1は、私有メモリ11に格納されたデ
ータを処理するためのものである。
ータを処理するためのものである。
私有メモリ11は、ランダム・アクセス・メモリ等から
成り、プロセッサ1で実行されるデータ処理プログラム
、そのデータ処理に必要なデータ、及びデータ処理結果
等を記憶する。
成り、プロセッサ1で実行されるデータ処理プログラム
、そのデータ処理に必要なデータ、及びデータ処理結果
等を記憶する。
第2のプロセッサ2は、私有メモリ21及び私有資源3
0に格納されたデータを処理するためのものである。第
2のプロセッサ2は、通信路10を介して第1のプロセ
ッサ1に接続されている。
0に格納されたデータを処理するためのものである。第
2のプロセッサ2は、通信路10を介して第1のプロセ
ッサ1に接続されている。
私有メモリ21は、私有メモリ11と同様に、ランダム
・アクセス・メモリ等から成り、第2のプロセッサ2で
実行されるデータ処理プログラム、そのデータ処理に必
要なデータ、及びデータ処理結果等を記憶する。
・アクセス・メモリ等から成り、第2のプロセッサ2で
実行されるデータ処理プログラム、そのデータ処理に必
要なデータ、及びデータ処理結果等を記憶する。
私有資源30は、磁気ディスクやディスプレイ、プリン
タその他種々の機器から成り、2つのプロセッサ1及び
2のうち第2のプロセッサ2のみがデータのアクセスを
行なうことができる。
タその他種々の機器から成り、2つのプロセッサ1及び
2のうち第2のプロセッサ2のみがデータのアクセスを
行なうことができる。
次に、上述の方式において、第1のプロセッサ1が第2
のプロセッサ2の私有資源3oを操作する場合の動作を
説明する。例えば、第1のプロセッサ2に接続された磁
気ディスクをアクセスする場合等である。
のプロセッサ2の私有資源3oを操作する場合の動作を
説明する。例えば、第1のプロセッサ2に接続された磁
気ディスクをアクセスする場合等である。
第3図は、このような場合の動作の説明図である。
先ず、第3図(a)に示すように、第1のプロセッサ1
において、私有メモリ11上で第2のプロセッサ2の私
有資源3oを操作するためのパラメータ41が作成され
る。例えば、磁気ディスクの装置番号やディスクアドレ
ス等から成るパラメータが作成される. 次に、第3図(b)に示すように、第1のプロセッサ1
から通信路10を介して第2のプロセッサ2へ第3図(
a)のパラメータ41が転送される。即ち、第1のプロ
セッサ1の私有メモリ11上のパラメータ41は、第1
のプロセッサ1、通信路10及び第2のプロセッサ2を
介して、第2のプロセッサ2の私有メモリ30に格納さ
れる。
において、私有メモリ11上で第2のプロセッサ2の私
有資源3oを操作するためのパラメータ41が作成され
る。例えば、磁気ディスクの装置番号やディスクアドレ
ス等から成るパラメータが作成される. 次に、第3図(b)に示すように、第1のプロセッサ1
から通信路10を介して第2のプロセッサ2へ第3図(
a)のパラメータ41が転送される。即ち、第1のプロ
セッサ1の私有メモリ11上のパラメータ41は、第1
のプロセッサ1、通信路10及び第2のプロセッサ2を
介して、第2のプロセッサ2の私有メモリ30に格納さ
れる。
その次に、第3図(C)に示すように、第1のプロセッ
サ1から通信路10を介して第2のプロセッサ2へ処理
番号42が送られる。処理番号42は、第1のプロセッ
サ1及び第2のプロセッサの間で、予め取り決められて
いる番号で、第2のプロセッサ2の所定の処理を表わす
ものである。例えば、“1”を磁気ディスクのリード処
理を表わすものとし、“2“を磁気ディスクのライト処
理を表わすものとする。この処理番号により、第1のプ
ロセッサ1から第2のプロセッサ2への処理の依頼が行
なわれる。
サ1から通信路10を介して第2のプロセッサ2へ処理
番号42が送られる。処理番号42は、第1のプロセッ
サ1及び第2のプロセッサの間で、予め取り決められて
いる番号で、第2のプロセッサ2の所定の処理を表わす
ものである。例えば、“1”を磁気ディスクのリード処
理を表わすものとし、“2“を磁気ディスクのライト処
理を表わすものとする。この処理番号により、第1のプ
ロセッサ1から第2のプロセッサ2への処理の依頼が行
なわれる。
次に、第3図(d)に示すように、第2のプロセッサ2
では、第1のプロセッサ1から送られた処理番号42か
ら処理関数43が求められる。この処理関数43は、私
有メモリ21内に格納された処理関数テーブル44から
求められる。処理関数テーブル44は、処理番号に対応
させて処理関数を格納している。例えば、処理番号“1
”に対応させてリード関数を格納し、処理番号“2”に
対応させてライト関数を格納している。
では、第1のプロセッサ1から送られた処理番号42か
ら処理関数43が求められる。この処理関数43は、私
有メモリ21内に格納された処理関数テーブル44から
求められる。処理関数テーブル44は、処理番号に対応
させて処理関数を格納している。例えば、処理番号“1
”に対応させてリード関数を格納し、処理番号“2”に
対応させてライト関数を格納している。
そして、第2のプロセッサ2は、このようにして求めた
処理関数43により、私有資源3oの操作を行なう。処
理関数43に必要なパラメータは、第3図(b)に示す
ように第1のプロセッサ1から転送されたパラメータ4
1が用いられる。
処理関数43により、私有資源3oの操作を行なう。処
理関数43に必要なパラメータは、第3図(b)に示す
ように第1のプロセッサ1から転送されたパラメータ4
1が用いられる。
例えば、第1のプロセッサ1から転送されたディスクア
ドレスを適当に変換して、磁気ディスクのリード処理ま
たはライト処理が行なわれる。
ドレスを適当に変換して、磁気ディスクのリード処理ま
たはライト処理が行なわれる。
その次に、第3図(e)に示すように、第2のプロセッ
サ2によって私有メモリ21上に処理関数43の処理結
果情報45が作成される。この処理結果情報45は、例
えば、処理関数の処理が磁気ディスクのライト処理であ
れば、データの書込みが正常に行なわれたか否かを示す
情報である。
サ2によって私有メモリ21上に処理関数43の処理結
果情報45が作成される。この処理結果情報45は、例
えば、処理関数の処理が磁気ディスクのライト処理であ
れば、データの書込みが正常に行なわれたか否かを示す
情報である。
また、処理関数の処理が磁気ディスクのリード処理であ
れば、この処理結果情報45は、読み込まれたデータで
ある。
れば、この処理結果情報45は、読み込まれたデータで
ある。
最後に、第3図(f)に示すように、第2のブロセッサ
2から通信路10を介して第1のプロセッサ1へ処理結
果情報45を送る。この処理結果情報45により、第1
のプロセッサ1は、第2のプロセッサ2による私有資源
30の操作が終了した旨を知ることができる。
2から通信路10を介して第1のプロセッサ1へ処理結
果情報45を送る。この処理結果情報45により、第1
のプロセッサ1は、第2のプロセッサ2による私有資源
30の操作が終了した旨を知ることができる。
(発明が解決しようとする課題)
ところが、上述した従来の方式には、次のような問題点
があった。
があった。
即ち、第3図(b)、(C)及び(f)に示すように、
通信路10を介して、処理関数のパラメータ、処理番号
及び処理結果を転送しなければならなかったので、第1
のプロセッサ1が第2のプロセッサ2を介して私有資源
30を操作する際のオーバヘッド時間が非常に大きかっ
た。
通信路10を介して、処理関数のパラメータ、処理番号
及び処理結果を転送しなければならなかったので、第1
のプロセッサ1が第2のプロセッサ2を介して私有資源
30を操作する際のオーバヘッド時間が非常に大きかっ
た。
また、第1のプロセッサ1と、第2のプロセッサ2との
間で処理関数に対して予め処理番号を取り決めておかな
ければならず、プログラミングの際にこの処理番号を考
慮しなければならないので、プログラミング作業が煩雑
になるという問題があった。
間で処理関数に対して予め処理番号を取り決めておかな
ければならず、プログラミングの際にこの処理番号を考
慮しなければならないので、プログラミング作業が煩雑
になるという問題があった。
本発明は以上の点に着目してなされたもので、処理速度
の向上を図るとともに、プログラミング作業が煩雑にな
るのを軽減できるようにしたシステムの情報処理方式を
提供することを目的とするものである. (課題を解決するための手段) 本発明のシステムの情報処理方式は、複数のプロセッサ
が共通にアクセスできる共有メモリを有し、前記各プロ
セッサはそれぞれ前記共有メモリを同一アドレスでアク
セスできるアドレス空間を設定し、前記複数のプロセッ
サのうちの第1のプロセッサが所定の処理関数に使用す
るパラメータを前記共有メモリに格納し、且つ、前記第
1のプロセッサが第2のプロセッサに対して、前記パラ
メータの格納アドレスと前記所定の処理関数とを通知し
、前記第2のプロセッサは、前記パラメータの格納アド
レスに基づいて前記パラメータを読み出し、前記第2の
プロセッサの専有する私有資源を用いて前記処理関数を
実行することを特徴とするものである。
の向上を図るとともに、プログラミング作業が煩雑にな
るのを軽減できるようにしたシステムの情報処理方式を
提供することを目的とするものである. (課題を解決するための手段) 本発明のシステムの情報処理方式は、複数のプロセッサ
が共通にアクセスできる共有メモリを有し、前記各プロ
セッサはそれぞれ前記共有メモリを同一アドレスでアク
セスできるアドレス空間を設定し、前記複数のプロセッ
サのうちの第1のプロセッサが所定の処理関数に使用す
るパラメータを前記共有メモリに格納し、且つ、前記第
1のプロセッサが第2のプロセッサに対して、前記パラ
メータの格納アドレスと前記所定の処理関数とを通知し
、前記第2のプロセッサは、前記パラメータの格納アド
レスに基づいて前記パラメータを読み出し、前記第2の
プロセッサの専有する私有資源を用いて前記処理関数を
実行することを特徴とするものである。
(作用)
第1のプロセッサが第2のプロセッサに実行させる所定
の処理関数は、共有メモリに格納されており、パラメー
タは、第1のプロセッサが共有メモリに格納する.そし
て、第1のプロセッサから第2のプロセッサに対し、処
理関数の指定が行なわれるとともに、パラメータの格納
アドレスが通知される。第2のプロセッサは、これらに
よって共有メモリから関数及びパラメータを読出し、私
有資源の操作を行なう。
の処理関数は、共有メモリに格納されており、パラメー
タは、第1のプロセッサが共有メモリに格納する.そし
て、第1のプロセッサから第2のプロセッサに対し、処
理関数の指定が行なわれるとともに、パラメータの格納
アドレスが通知される。第2のプロセッサは、これらに
よって共有メモリから関数及びパラメータを読出し、私
有資源の操作を行なう。
(実施例)
第1図は、本発明のシステムの情報処理方式を適用した
システムの構成を示すブロック図である. 図示のシステムは、第1のプロセッサ1と、第2のプロ
セッサ2と、これらのプロセッサ1及び2のそれぞれに
接続された共有メモリ20と、プロセッサ2に接続され
た私有資源30とから成る. 第1のプロセッサ1は、共有メモリ2oに格納されたデ
ータを処理するためのものである。
システムの構成を示すブロック図である. 図示のシステムは、第1のプロセッサ1と、第2のプロ
セッサ2と、これらのプロセッサ1及び2のそれぞれに
接続された共有メモリ20と、プロセッサ2に接続され
た私有資源30とから成る. 第1のプロセッサ1は、共有メモリ2oに格納されたデ
ータを処理するためのものである。
第2のプロセッサ2は、共有メモリ20及び私有資源3
0に格納されたデータを処理するためのものである。プ
ロセッサ2は、通信路10を介してプロセッサ1に接続
されている。第1のプロセッサ1及び第2のプロセッサ
2は、それぞれ共有メモリ2’Oを同一アドレスでアク
セスできるアドレス空間を設定する。
0に格納されたデータを処理するためのものである。プ
ロセッサ2は、通信路10を介してプロセッサ1に接続
されている。第1のプロセッサ1及び第2のプロセッサ
2は、それぞれ共有メモリ2’Oを同一アドレスでアク
セスできるアドレス空間を設定する。
共有メモリ20は、ランダム・アクセス・メモリ等から
成り、第1のプロセッサ1及び第2のプロセッサ2で実
行されるデータ処理プログラム、そのデータ処理に必要
なデータ、,及びデータ処理結果等を記憶する.この共
有メモリ20は、第1のプロセッサ1及び第2のプロセ
ッサ2が共通にアクセスできる。共有メモリ20上の処
理関数やパラメータは、データ処理を行なうプロセッサ
が用意する。例えば、第1のプロセッサ1がデータ処理
を行なう場合は、第1のプロセッサ1が処理関数やパラ
メータを共有メモリ2o上に用意する。
成り、第1のプロセッサ1及び第2のプロセッサ2で実
行されるデータ処理プログラム、そのデータ処理に必要
なデータ、,及びデータ処理結果等を記憶する.この共
有メモリ20は、第1のプロセッサ1及び第2のプロセ
ッサ2が共通にアクセスできる。共有メモリ20上の処
理関数やパラメータは、データ処理を行なうプロセッサ
が用意する。例えば、第1のプロセッサ1がデータ処理
を行なう場合は、第1のプロセッサ1が処理関数やパラ
メータを共有メモリ2o上に用意する。
私有資源30は、第2図の従来のものと同様に、磁気デ
ィスク等から成り、2つのプロセッサ1及び2のうち第
2のプロセッサ2のみがデータのアクセスを行なうこと
ができる。
ィスク等から成り、2つのプロセッサ1及び2のうち第
2のプロセッサ2のみがデータのアクセスを行なうこと
ができる。
次に、上述の方式において、第1のプロセッサ1が第2
のプロセッサ2の私有資源30を操作する場合の動作を
説明する. 第4図は、このような場合の動作の説明図である。
のプロセッサ2の私有資源30を操作する場合の動作を
説明する. 第4図は、このような場合の動作の説明図である。
先ず、第4図(a)に示すように、第1のプロセッサ1
において、共有メモリ20上で私有資源3oを操作する
ためのパラメータ41が作成される。例えば、磁気ディ
スクの装置番号やディスクアドレス等から成るパラメー
タが作成される。
において、共有メモリ20上で私有資源3oを操作する
ためのパラメータ41が作成される。例えば、磁気ディ
スクの装置番号やディスクアドレス等から成るパラメー
タが作成される。
次に、第4図(b)に示すように、第1のプロセッサ1
から通信路10を介して第2のプロセッサ2へ第4図(
a)のパラメータ41のパラメータアドレスが転送され
る。
から通信路10を介して第2のプロセッサ2へ第4図(
a)のパラメータ41のパラメータアドレスが転送され
る。
その次に、第4図(C)に示すように、第1のプロセッ
サ1から通信路10を介して第2のブロセッサ2へ、第
1のプロセッサ1が用意して指定した処理関数46の処
理関数アドレスが送られる. 次に、第4図(d)に示すように、第2のプロセッサ2
では、第1のプロセッサ1から送られた処理関数アドレ
スから第1のプロセッサ1が指定した処理関数46が求
められる。
サ1から通信路10を介して第2のブロセッサ2へ、第
1のプロセッサ1が用意して指定した処理関数46の処
理関数アドレスが送られる. 次に、第4図(d)に示すように、第2のプロセッサ2
では、第1のプロセッサ1から送られた処理関数アドレ
スから第1のプロセッサ1が指定した処理関数46が求
められる。
そして、第2のプロセッサ2は、このようにして求めた
処理関数46により、私有資源30の操作を行なう。処
理関数46に必要なパラメータは、第1のプロセッサ1
から転送されたアドレスにより指定されるパラメータ4
1が用いられる。
処理関数46により、私有資源30の操作を行なう。処
理関数46に必要なパラメータは、第1のプロセッサ1
から転送されたアドレスにより指定されるパラメータ4
1が用いられる。
例えば、第1図のプロセッサが指定したディスクアドレ
スを用いて、磁気ディスクのリード処理またはライト処
理が行なわれる。
スを用いて、磁気ディスクのリード処理またはライト処
理が行なわれる。
その次に、第4図(el)に示すように、第2のプロセ
ッサ2によって共有メモリ20上に処理関数46の処理
結果情報45が作成される。この処理結果情報45は、
例えば、処理関数46の処理が磁気ディスクのライト処
理であれば、データの書込みが正常に行なわれたか否か
を示す情報である。また、処理関数の処理が磁気ディス
クのリード処理であれば、この処理結果情報45は、読
み込まれたデータである. 最後に、第4図(f)に示すように、第2のプロセッサ
2から通信路10を介して第1のプロセッサ1へ処理結
果情報45の処理結果情報アドレスを送る。この処理結
果情報アドレスにより、第1のプロセッサ1は、処理結
果情報45を読出し、第2のプロセッサ2による私有資
源3oの操作が終了した旨を知ることができる, 本発明のシステムの情報処理方式は、上述した実施例に
限定されるものではない. 即ち、上述した実施例においては、マルチプロセッサシ
ステムを2つのプロセッサ1及び2により構成した場合
について説明したが、本発明はこれに限らず、他のプロ
セッサが持たない私有資源を専有するプロセッサを含む
システムであれば、3つ以上のプロセッサにより構成す
るものであっても差し支えない。また、処理関数は、第
1のブロセッサ1が用意して該当のものを指定し、その
アドレスを第2のプロセッサに対して通知する場合につ
いて説明したが、これに限らず、第2のプロセッサ2が
処理関数を用意し、第1のプロセッサ1がそれらの処理
関数のうちから、該当のものを指定するようにしてもよ
い。
ッサ2によって共有メモリ20上に処理関数46の処理
結果情報45が作成される。この処理結果情報45は、
例えば、処理関数46の処理が磁気ディスクのライト処
理であれば、データの書込みが正常に行なわれたか否か
を示す情報である。また、処理関数の処理が磁気ディス
クのリード処理であれば、この処理結果情報45は、読
み込まれたデータである. 最後に、第4図(f)に示すように、第2のプロセッサ
2から通信路10を介して第1のプロセッサ1へ処理結
果情報45の処理結果情報アドレスを送る。この処理結
果情報アドレスにより、第1のプロセッサ1は、処理結
果情報45を読出し、第2のプロセッサ2による私有資
源3oの操作が終了した旨を知ることができる, 本発明のシステムの情報処理方式は、上述した実施例に
限定されるものではない. 即ち、上述した実施例においては、マルチプロセッサシ
ステムを2つのプロセッサ1及び2により構成した場合
について説明したが、本発明はこれに限らず、他のプロ
セッサが持たない私有資源を専有するプロセッサを含む
システムであれば、3つ以上のプロセッサにより構成す
るものであっても差し支えない。また、処理関数は、第
1のブロセッサ1が用意して該当のものを指定し、その
アドレスを第2のプロセッサに対して通知する場合につ
いて説明したが、これに限らず、第2のプロセッサ2が
処理関数を用意し、第1のプロセッサ1がそれらの処理
関数のうちから、該当のものを指定するようにしてもよ
い。
(発明の効果)
以上のように、本発明のシステムの情報処理方式は、私
有資源を専有するプロセッサと私有資源を持たないプロ
セッサとの共有メモリに、同一アドレスでアクセスでき
るアドレス空間を設定し、双方のプロセッサが同一の領
域を使用してアドレスのみを通知するようにしたので、
次のような効果がある。
有資源を専有するプロセッサと私有資源を持たないプロ
セッサとの共有メモリに、同一アドレスでアクセスでき
るアドレス空間を設定し、双方のプロセッサが同一の領
域を使用してアドレスのみを通知するようにしたので、
次のような効果がある。
即ち、あるプロセッサが私有資源を専有するプロセッサ
に対し、当該私有資源の操作を要求する場合に、プロセ
ッサ間のデータ転送の時間を削減でき、私有゛資源の操
作のオーバヘッド時間を短縮することができる. また、処理関数に対し、処理番号を予め特定しておく必
要がなく、プログラミング上このような番号を考慮する
必要がないので、プログラミングを容易にすることがで
きる。
に対し、当該私有資源の操作を要求する場合に、プロセ
ッサ間のデータ転送の時間を削減でき、私有゛資源の操
作のオーバヘッド時間を短縮することができる. また、処理関数に対し、処理番号を予め特定しておく必
要がなく、プログラミング上このような番号を考慮する
必要がないので、プログラミングを容易にすることがで
きる。
第1図は本発明に係るシステムの構成を示すブロック図
、第2図は従来のシステムの構成を示すブロック図、第
3図は従来のシステムの動作の説明図、第4図は本発明
に係るシステムの動作の説明図である。 1・・・第1のプロセッサ、2・・・第2のプロセッサ
、10・・・通信路、20・・・共有メモリ、3o・・
・私有資源、41・・・パラメータ、42・・・処理番
号、43・・・処理関数、4 5−・・処理結果情報、
46・・・処理関数。 本発明に係るシステムの構成 第 l 図 特許出願人 沖電気工業株式会社 従来のシステムの構成 第 2 図 パラメータの作成 (a) パラメータの転送 (b) 処理番号による処理の依頼 (C) 従来のシステムの動作 第 3 図(そのI) 処理結果情報の作成 (e) (f) 従来のシステムの動作 第 3 図(その2) <e> (f) 本発明に係るシステムの動作 第 4 図(その2)
、第2図は従来のシステムの構成を示すブロック図、第
3図は従来のシステムの動作の説明図、第4図は本発明
に係るシステムの動作の説明図である。 1・・・第1のプロセッサ、2・・・第2のプロセッサ
、10・・・通信路、20・・・共有メモリ、3o・・
・私有資源、41・・・パラメータ、42・・・処理番
号、43・・・処理関数、4 5−・・処理結果情報、
46・・・処理関数。 本発明に係るシステムの構成 第 l 図 特許出願人 沖電気工業株式会社 従来のシステムの構成 第 2 図 パラメータの作成 (a) パラメータの転送 (b) 処理番号による処理の依頼 (C) 従来のシステムの動作 第 3 図(そのI) 処理結果情報の作成 (e) (f) 従来のシステムの動作 第 3 図(その2) <e> (f) 本発明に係るシステムの動作 第 4 図(その2)
Claims (1)
- 【特許請求の範囲】 複数のプロセッサが共通にアクセスできる共有メモリを
有し、 前記各プロセッサはそれぞれ前記共有メモリを同一アド
レスでアクセスできるアドレス空間を設定し、 前記複数のプロセッサのうちの第1のプロセッサが所定
の処理関数に使用するパラメータを前記共有メモリに格
納し、且つ、 前記第1のプロセッサが第2のプロセッサに対して、前
記パラメータの格納アドレスと前記所定の処理関数とを
通知し、 前記第2のプロセッサは、前記パラメータの格納アドレ
スに基づいて前記パラメータを読み出し、前記第2のプ
ロセッサの専有する私有資源を用いて前記処理関数を実
行することを特徴とするシステムの情報処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1054899A JPH02235168A (ja) | 1989-03-09 | 1989-03-09 | システムの情報処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1054899A JPH02235168A (ja) | 1989-03-09 | 1989-03-09 | システムの情報処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02235168A true JPH02235168A (ja) | 1990-09-18 |
Family
ID=12983450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1054899A Pending JPH02235168A (ja) | 1989-03-09 | 1989-03-09 | システムの情報処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02235168A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6326578U (ja) * | 1986-08-05 | 1988-02-22 |
-
1989
- 1989-03-09 JP JP1054899A patent/JPH02235168A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6326578U (ja) * | 1986-08-05 | 1988-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01263737A (ja) | エミュレーション装置 | |
| JPS6113629B2 (ja) | ||
| US5062046A (en) | Multiple processor system having a correspondence table for transferring processing control between instruction processors | |
| JP2785855B2 (ja) | 情報処理装置 | |
| JPS61101864A (ja) | プログラム制御方式 | |
| JPS592051B2 (ja) | 相互排他要求選択装置 | |
| JPH02257249A (ja) | 情報処理システム | |
| JPH07210466A (ja) | 仮想計算機システム | |
| JP2000003287A (ja) | 共有リソースの排他制御装置、排他制御方法及び排他制御プログラムを記録した記録媒体 | |
| JPS62169243A (ja) | プログラムロ−ド方式 | |
| JPH0413716B2 (ja) | ||
| JPH0731608B2 (ja) | 情報処理装置 | |
| JPH08286950A (ja) | 情報処理装置及びトレース情報格納方法 | |
| JPH02203480A (ja) | 磁気ディスク制御装置 | |
| JP2504151B2 (ja) | デ―タ処理装置 | |
| JPS5815815B2 (ja) | 共通情報管理方式 | |
| JPH03100853A (ja) | プロセッサ間通信方式 | |
| JPH0346052A (ja) | プロセツサ間通信方法 | |
| JPH05113888A (ja) | マイクロプロセツサユニツト | |
| JPH05274091A (ja) | 磁気テープ装置 | |
| JPH02294858A (ja) | キャッシュメモリ | |
| JPH0675793A (ja) | 仮想計算機間データ送受信処理方法 | |
| JPS61260345A (ja) | マルチプロセサ間のバス制御方式 | |
| JPH06103154A (ja) | 共有メモリ制御装置 | |
| JPS6349942A (ja) | 演算処理装置 |