JPH02235359A - 多層配線形成方法 - Google Patents
多層配線形成方法Info
- Publication number
- JPH02235359A JPH02235359A JP5509189A JP5509189A JPH02235359A JP H02235359 A JPH02235359 A JP H02235359A JP 5509189 A JP5509189 A JP 5509189A JP 5509189 A JP5509189 A JP 5509189A JP H02235359 A JPH02235359 A JP H02235359A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- hole
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 47
- 239000010410 layer Substances 0.000 claims abstract description 26
- 239000011248 coating agent Substances 0.000 claims abstract description 13
- 238000000576 coating method Methods 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 16
- 229920001721 polyimide Polymers 0.000 abstract description 16
- 239000009719 polyimide resin Substances 0.000 abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 14
- 238000009413 insulation Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 235000012149 noodles Nutrition 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、半導体集積回路における多層配線形成方法
に係り，ｖｆｄこエンチバソク法によって平坦な層間絶
縁膜を形成する方法に関するものである． （従来の技術） 半導体集積回路において多層配線は、素子形成を終了し
た半・導体基板上に下層配線を形成した後、その上を層
間絶縁膜で覆い、この層間絶縁膜にスルーホールを開け
た後、該層間絶縁膜上に上層配線を形成することにより
製造される．ここで、層間ｍ縁膜は、上層配線の段切れ
防止、加工精度、歩留りの向上から表面が平坦であるこ
とが望まれる． 従来、表面が平坦な層間絶縁膜を得る方法の一つとして
エッチバック法がある。このエッチバック法は、層間絶
縁膜を形成した後、その上にフォトレジストなどの平坦
化犠性膜を表面が平坦になるように形成し、その後、平
坦化犠性膜と層間絶縁膜とでエッチングレートが同一と
いう条件で平坦化犠性膜がすべて除去されるまで両方の
膜を全面エッチバックすることにより、平坦化犠性膜の
初期的な表面形状が転写されて表面が平坦となった層間
絶縁膜を得る方法である． （発明が解決しようとする課題） しかるに、上記のエッチバック法を実際に実施してみる
と、層間絶縁膜の完全な平坦化は達成できなかった。こ
の点を以下詳述する． 第２図（ａｌに示すように、第１層八ｌ配ｖＡ２を形成
した半導体基仮ｌ上に層間絶縁膜として例えばプラズマ
シリコン酸化膜３を形成し、さらにその上に平坦化犠性
膜として例えばフォトレジストなどの有機性塗膜４をス
ピンコーティングする．ここで、有機性塗膜を用いる理
由は、゛無機性塗膜に比べて厚膜形成が可能なため、表
面平坦度を上げることが容易なためである． 次に、有機性塗膜４とプラズマシリコン酸化膜３とで同
一のエンチングレートとなるようなエッチング条件で、
有機性塗膜４が完全に無くなるまで、該有機性塗膜４お
よびプラズマシリコン酸化膜３を全面エッチバックする
。これにより、有機性塗膜４の初期的な表面形状が転写
されて、平坦なプラズマシリコン酸化膜３表面が得られ
るはずであるが、実際にはそうはならない．その理由は
、第２図（ｂｌのように、エッチング途中でプラズマシ
リコン酸化膜３の表面の一部が露出すると、エノチング
によりプラズマシリコン酸化膜３から放出された酸素が
有機性塗膜４のエソチングに寄与するために、有機性２
１４のエッチングレートが増達されて、結局、でき上が
った形状は、第２図（ｃ）に示すように、プラズマシリ
コン酸化膜３の初期的な表面形状をある程度残したもの
となってしまい、完全な平坦化は達成されない。
に係り，ｖｆｄこエンチバソク法によって平坦な層間絶
縁膜を形成する方法に関するものである． （従来の技術） 半導体集積回路において多層配線は、素子形成を終了し
た半・導体基板上に下層配線を形成した後、その上を層
間絶縁膜で覆い、この層間絶縁膜にスルーホールを開け
た後、該層間絶縁膜上に上層配線を形成することにより
製造される．ここで、層間ｍ縁膜は、上層配線の段切れ
防止、加工精度、歩留りの向上から表面が平坦であるこ
とが望まれる． 従来、表面が平坦な層間絶縁膜を得る方法の一つとして
エッチバック法がある。このエッチバック法は、層間絶
縁膜を形成した後、その上にフォトレジストなどの平坦
化犠性膜を表面が平坦になるように形成し、その後、平
坦化犠性膜と層間絶縁膜とでエッチングレートが同一と
いう条件で平坦化犠性膜がすべて除去されるまで両方の
膜を全面エッチバックすることにより、平坦化犠性膜の
初期的な表面形状が転写されて表面が平坦となった層間
絶縁膜を得る方法である． （発明が解決しようとする課題） しかるに、上記のエッチバック法を実際に実施してみる
と、層間絶縁膜の完全な平坦化は達成できなかった。こ
の点を以下詳述する． 第２図（ａｌに示すように、第１層八ｌ配ｖＡ２を形成
した半導体基仮ｌ上に層間絶縁膜として例えばプラズマ
シリコン酸化膜３を形成し、さらにその上に平坦化犠性
膜として例えばフォトレジストなどの有機性塗膜４をス
ピンコーティングする．ここで、有機性塗膜を用いる理
由は、゛無機性塗膜に比べて厚膜形成が可能なため、表
面平坦度を上げることが容易なためである． 次に、有機性塗膜４とプラズマシリコン酸化膜３とで同
一のエンチングレートとなるようなエッチング条件で、
有機性塗膜４が完全に無くなるまで、該有機性塗膜４お
よびプラズマシリコン酸化膜３を全面エッチバックする
。これにより、有機性塗膜４の初期的な表面形状が転写
されて、平坦なプラズマシリコン酸化膜３表面が得られ
るはずであるが、実際にはそうはならない．その理由は
、第２図（ｂｌのように、エッチング途中でプラズマシ
リコン酸化膜３の表面の一部が露出すると、エノチング
によりプラズマシリコン酸化膜３から放出された酸素が
有機性塗膜４のエソチングに寄与するために、有機性２
１４のエッチングレートが増達されて、結局、でき上が
った形状は、第２図（ｃ）に示すように、プラズマシリ
コン酸化膜３の初期的な表面形状をある程度残したもの
となってしまい、完全な平坦化は達成されない。
この発明は上記の点に鑑みなされたもので、エッチバッ
ク法でほぼ完全な層間絶縁膜平坦化表面を得ることを目
的とする。加えて、この発明は、エノチバノク後のスル
ーホールフォトリソを無くして層間絶縁膜に層間接続用
のスルーホールを形成することを目的とする。
ク法でほぼ完全な層間絶縁膜平坦化表面を得ることを目
的とする。加えて、この発明は、エノチバノク後のスル
ーホールフォトリソを無くして層間絶縁膜に層間接続用
のスルーホールを形成することを目的とする。
（課題を解決するための手段）
この発明では、層間絶縁膜の上層部を有機系被膜で構成
する．また、その層間絶縁膜上に平坦化犠性膜を形成し
、その平川化犠性膜にスルーホール形成位置で開口部を
開けた状態で全面エッチハックを行う。
する．また、その層間絶縁膜上に平坦化犠性膜を形成し
、その平川化犠性膜にスルーホール形成位置で開口部を
開けた状態で全面エッチハックを行う。
（作 用）
全面エノチバック時、平坦化犠性膜とともに平坦化のた
めにエッチングされる層間絶縁膜の上層部分を有機系被
膜で構成しておけば、この部分をエッチングする時に酸
素が発生することがないので、平坦化犠性膜のみが増速
エッチングされることがなくなり、したがって、ほぼ完
全な層間絶縁膜平坦化表面が得られる． また、前記平坦化犠性膜にスルーホール形成位１で開口
部を開けた状態で全面エッチバックを施すと、前記開口
部部分においては最初から層間絶縁膜（上層有機系被膜
）がエッチングされるので、該上層有機系被膜部分に前
記開口部が転写゜され、スルーホールが開孔される。し
たがって、次に、上層有機系被膜をマスクとして、異な
る材質の層間絶縁膜下層部分をエッチングすれば、該エ
ッチングだけで層間絶縁膜にスルーホールを完成させる
ことができる． （実施例） 以下この発明の一実施例を第１図（ａｌ〜（ｆｌを参照
して説明する。
めにエッチングされる層間絶縁膜の上層部分を有機系被
膜で構成しておけば、この部分をエッチングする時に酸
素が発生することがないので、平坦化犠性膜のみが増速
エッチングされることがなくなり、したがって、ほぼ完
全な層間絶縁膜平坦化表面が得られる． また、前記平坦化犠性膜にスルーホール形成位１で開口
部を開けた状態で全面エッチバックを施すと、前記開口
部部分においては最初から層間絶縁膜（上層有機系被膜
）がエッチングされるので、該上層有機系被膜部分に前
記開口部が転写゜され、スルーホールが開孔される。し
たがって、次に、上層有機系被膜をマスクとして、異な
る材質の層間絶縁膜下層部分をエッチングすれば、該エ
ッチングだけで層間絶縁膜にスルーホールを完成させる
ことができる． （実施例） 以下この発明の一実施例を第１図（ａｌ〜（ｆｌを参照
して説明する。
まず第１図１ａｌに示すように半導体基板１１上に第１
層八ｌ配線ｌ２を形成した後、該基板１１上に層間絶縁
膜を形成する．ここで、層間絶縁膜としては、プラズマ
シリコン酸化膜ｌ３を約４０００人厚に下層として形成
し、さらにその上にポリイミド樹脂膜１４を上層として
５０００人〜ｌｐａの厚さに形成する．すなわち、層間
絶縁膜は２層構造で形成される． 続いて、その層間絶縁膜上に第１図（ｂ）に示すように
平坦化犠性膜としてフォトレジストｌ５を７０００人〜
’ｌｐａの厚さに塗布する。このフォトレジスト１５の
表面は平坦となる． 次に、前記フォトレジストｌ５に通常のフォトリソグラ
フィー技術により、スルーホール形成位置にて第１図（
Ｃ）に示すように開口部ｌ６を形成する． その後、酸素を反応ガスとするりアクティブ・イオン・
エッチング（Ｒ Ｉ Ｅ）によって、フォトレジストＩ
５が消失するまで、該フォトレジスト】５とポリイミド
樹脂Ｍ（一部）１４を全面エッチバックする。この時、
フォトレジストｌ５とポリイミド樹脂１１１１４が同一
のエソチングレートとなるように反応ガス圧，ＲＦバワ
ー，反応ガス流置．電掻温度などのエソチング条件を設
定することにより、フォトレジストｌ５の初期的な表面
形状がポリイミド樹脂膜１４表面に忠実に転写されて、
第１図（ｄｌに示すように平坦なポリイミド樹脂膜１４
表面形状が得られる．しかもこの場合は、フォトレジス
トｌ５と共に平坦化のためにエッチングされる膜がポリ
イミド樹脂膜であって酸素が発生せず、エッチバックの
途中でフォトレジスト１５（平坦化犠性膜）のエッチン
グレートが変化することがないため、ほぼ完全な平坦化
が達成される．さらに、フォトレジストｌ５に前記開口
部ｌ６を開けた状態で全面エッチバックを行うと、この
開口部１６部分においては最初からポリイミド樹脂膜ｌ
４がエッチングされるので、前記開口部ｌ６がポリイミ
ド樹脂膜ｌ４に転写され、このポリイミド樹脂膜ｌ４に
スルーホール１７が形成される．この時、この開口部１
７部分でプラズマシリコン酸化膜ｌ３が露出するが、こ
の時のガスではプラズマシリコン酸化膜ｌ３がエッチン
グされず、酸素は発生しない． 次に、ポリイミド樹脂膜ｌ４をエンチングマスクとして
、ＣＦ系の反応ガスによるＲＩＢ＜ポリイミド樹月麺膜
はエッチングされない）によってフ゜ラズマシリコン酸
化膜ｌ３をドライエッチングすることにより、スルーホ
ールｌ７をプラズマシリコン酸化１１！１３にも延在さ
せ、層間絶縁膜にスル一ホールを完成させる。
層八ｌ配線ｌ２を形成した後、該基板１１上に層間絶縁
膜を形成する．ここで、層間絶縁膜としては、プラズマ
シリコン酸化膜ｌ３を約４０００人厚に下層として形成
し、さらにその上にポリイミド樹脂膜１４を上層として
５０００人〜ｌｐａの厚さに形成する．すなわち、層間
絶縁膜は２層構造で形成される． 続いて、その層間絶縁膜上に第１図（ｂ）に示すように
平坦化犠性膜としてフォトレジストｌ５を７０００人〜
’ｌｐａの厚さに塗布する。このフォトレジスト１５の
表面は平坦となる． 次に、前記フォトレジストｌ５に通常のフォトリソグラ
フィー技術により、スルーホール形成位置にて第１図（
Ｃ）に示すように開口部ｌ６を形成する． その後、酸素を反応ガスとするりアクティブ・イオン・
エッチング（Ｒ Ｉ Ｅ）によって、フォトレジストＩ
５が消失するまで、該フォトレジスト】５とポリイミド
樹脂Ｍ（一部）１４を全面エッチバックする。この時、
フォトレジストｌ５とポリイミド樹脂１１１１４が同一
のエソチングレートとなるように反応ガス圧，ＲＦバワ
ー，反応ガス流置．電掻温度などのエソチング条件を設
定することにより、フォトレジストｌ５の初期的な表面
形状がポリイミド樹脂膜１４表面に忠実に転写されて、
第１図（ｄｌに示すように平坦なポリイミド樹脂膜１４
表面形状が得られる．しかもこの場合は、フォトレジス
トｌ５と共に平坦化のためにエッチングされる膜がポリ
イミド樹脂膜であって酸素が発生せず、エッチバックの
途中でフォトレジスト１５（平坦化犠性膜）のエッチン
グレートが変化することがないため、ほぼ完全な平坦化
が達成される．さらに、フォトレジストｌ５に前記開口
部ｌ６を開けた状態で全面エッチバックを行うと、この
開口部１６部分においては最初からポリイミド樹脂膜ｌ
４がエッチングされるので、前記開口部ｌ６がポリイミ
ド樹脂膜ｌ４に転写され、このポリイミド樹脂膜ｌ４に
スルーホール１７が形成される．この時、この開口部１
７部分でプラズマシリコン酸化膜ｌ３が露出するが、こ
の時のガスではプラズマシリコン酸化膜ｌ３がエッチン
グされず、酸素は発生しない． 次に、ポリイミド樹脂膜ｌ４をエンチングマスクとして
、ＣＦ系の反応ガスによるＲＩＢ＜ポリイミド樹月麺膜
はエッチングされない）によってフ゜ラズマシリコン酸
化膜ｌ３をドライエッチングすることにより、スルーホ
ールｌ７をプラズマシリコン酸化１１！１３にも延在さ
せ、層間絶縁膜にスル一ホールを完成させる。
その後、スルーホールｌ７全通して第ＩＪＩＡ／配線ｌ
２に接続される第２層＾ｌ配線１８を第ｌ図ｆｆｌに示
すように層間絶縁股上に形成する．なお、上記一実施例
では、層間絶縁膜の上層部の有機系被膜としてポリイミ
ド樹脂膜を用いたが、絶縁性および耐熱性を有し、かつ
下層の絶縁膜との選択エッチングが可能な有機系被膜で
あれば他の材料を用いてもよい。
２に接続される第２層＾ｌ配線１８を第ｌ図ｆｆｌに示
すように層間絶縁股上に形成する．なお、上記一実施例
では、層間絶縁膜の上層部の有機系被膜としてポリイミ
ド樹脂膜を用いたが、絶縁性および耐熱性を有し、かつ
下層の絶縁膜との選択エッチングが可能な有機系被膜で
あれば他の材料を用いてもよい。
（発明の効果）
以上詳細に説明したように、この発明によれば、層間絶
縁膜の上層部分を有機系被膜とすることにより、エッチ
バックの途中から平坦化犠性膜のみが増速エンチングさ
れることがなく、その結果としてほぼ完全に平坦な層間
絶縁膜表面が得られる．さらに、平坦化犠性膜にスルー
ホール形成位置で開口部を形成した状態でエッチバック
を行うことにより、該エッチバック時に同時に前記開口
部を転写して層間絶縁膜の上層有機系被膜部分にスルー
ホールを開けることができる．したがって、以後は上層
有機系被膜部分をマスクとして下層部分をエッチングす
るだけで層間絶縁膜にスルーホールを完成させることが
でき、エソチハフク後のスルーホールフォトリソ工程が
不要となるので、工程を簡略化できる。
縁膜の上層部分を有機系被膜とすることにより、エッチ
バックの途中から平坦化犠性膜のみが増速エンチングさ
れることがなく、その結果としてほぼ完全に平坦な層間
絶縁膜表面が得られる．さらに、平坦化犠性膜にスルー
ホール形成位置で開口部を形成した状態でエッチバック
を行うことにより、該エッチバック時に同時に前記開口
部を転写して層間絶縁膜の上層有機系被膜部分にスルー
ホールを開けることができる．したがって、以後は上層
有機系被膜部分をマスクとして下層部分をエッチングす
るだけで層間絶縁膜にスルーホールを完成させることが
でき、エソチハフク後のスルーホールフォトリソ工程が
不要となるので、工程を簡略化できる。
第１図はこの発明の多層配線形成方法の一実施例を示す
工程断面図、第２図は従来のエッチハ，ク層間絶縁膜平
坦法の問題点を示す工程断面図である． １１・・・半導体基板、１２・・・第１層＾ｌ配線、１
３・・・プラズマシリコン酸化膜、ｌ４・・・ポリイミ
ド樹脂膜、ｌ５・・・フォトレジスト、１６・・・開口
部、ｌ７・・・スルーホール、Ｉ８・・・第２層＾ｌ＆
！線。
工程断面図、第２図は従来のエッチハ，ク層間絶縁膜平
坦法の問題点を示す工程断面図である． １１・・・半導体基板、１２・・・第１層＾ｌ配線、１
３・・・プラズマシリコン酸化膜、ｌ４・・・ポリイミ
ド樹脂膜、ｌ５・・・フォトレジスト、１６・・・開口
部、ｌ７・・・スルーホール、Ｉ８・・・第２層＾ｌ＆
！線。
Claims (1)
- 【特許請求の範囲】 （ａ）下層配線が形成された半導体基板上に、有機系被
膜を上層部に有する層間絶縁膜を形成する工程と、 （ｂ）その後、上記層間絶縁膜上に有機系材質の平坦化
犠性膜を形成する工程と、 （ｃ）その後、上記平坦化犠性膜にスルーホール形成位
置で開口部を形成する工程と、 （ｄ）その後、上記平坦化犠性膜と上記層間絶縁膜とで
同一のエッチングレートとなる条件でこれらの膜を全面
エッチバックすることにより、層間絶縁膜の表面を平坦
とするとともに、層間絶縁膜の上層有機系被膜部分に上
記開口部に対応して未貫通のスルーホールを形成する工
程と、 （ｅ）その後、上記層間絶縁膜の上層有機系被膜をマス
クとして、同層間絶縁膜の下層側をエッチングすること
により、上記スルーホールを層間絶縁膜に貫通させる工
程と、 （ｆ）その後、上記スルーホールを通して下層配線に接
続される上層配線を上記層間絶縁膜上に形成する工程と
具備してなる多層配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5509189A JPH02235359A (ja) | 1989-03-09 | 1989-03-09 | 多層配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5509189A JPH02235359A (ja) | 1989-03-09 | 1989-03-09 | 多層配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02235359A true JPH02235359A (ja) | 1990-09-18 |
Family
ID=12989061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5509189A Pending JPH02235359A (ja) | 1989-03-09 | 1989-03-09 | 多層配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02235359A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243388A (ja) * | 1991-11-29 | 1993-09-21 | Nec Corp | 半導体装置の製造方法 |
| US5717251A (en) * | 1995-08-10 | 1998-02-10 | Nec Corporation | Semiconductor integrated circuit device having minature multi-level wiring structure low in parasitic capacitance |
| US6458516B1 (en) * | 1997-12-12 | 2002-10-01 | Applied Materials Inc. | Method of etching dielectric layers using a removable hardmask |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140139A (ja) * | 1982-02-16 | 1983-08-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPS61222235A (ja) * | 1985-03-28 | 1986-10-02 | Toshiba Corp | 半導体装置の製造方法 |
-
1989
- 1989-03-09 JP JP5509189A patent/JPH02235359A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140139A (ja) * | 1982-02-16 | 1983-08-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPS61222235A (ja) * | 1985-03-28 | 1986-10-02 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243388A (ja) * | 1991-11-29 | 1993-09-21 | Nec Corp | 半導体装置の製造方法 |
| US5717251A (en) * | 1995-08-10 | 1998-02-10 | Nec Corporation | Semiconductor integrated circuit device having minature multi-level wiring structure low in parasitic capacitance |
| US6458516B1 (en) * | 1997-12-12 | 2002-10-01 | Applied Materials Inc. | Method of etching dielectric layers using a removable hardmask |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02235359A (ja) | 多層配線形成方法 | |
| KR100246101B1 (ko) | 반도체 장치의 다층 금속 배선 구조 및 그 형성 방법 | |
| JPH0587973B2 (ja) | ||
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| KR100209337B1 (ko) | 에스오우지이 산화막을 가지는 다층 금속 배선막 제조 방법 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH04116954A (ja) | 半導体装置の製造方法 | |
| JPS60111441A (ja) | 半導体装置のコンタクトホ−ルの形成方法 | |
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| JPH03101131A (ja) | 多層配線の半導体装置の製造方法 | |
| JPS6281732A (ja) | 絶縁膜の平坦化方法 | |
| JPH0228324A (ja) | 半導体装置の製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPS62177943A (ja) | 多層配線構造の製造方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPS58178538A (ja) | 半導体装置の製造方法 | |
| JPH0927492A (ja) | 半導体装置の製造方法 | |
| JPH0322537A (ja) | 半導体装置の製造方法 | |
| JPS63164341A (ja) | 半導体集積回路装置の製造方法 | |
| KR20030002054A (ko) | 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택형성방법 | |
| JPH03291936A (ja) | 半導体装置の製造方法 | |
| JPH03132028A (ja) | 半導体装置の製造方法 | |
| JPH06151611A (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 |