JPH02285659A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02285659A JPH02285659A JP10837389A JP10837389A JPH02285659A JP H02285659 A JPH02285659 A JP H02285659A JP 10837389 A JP10837389 A JP 10837389A JP 10837389 A JP10837389 A JP 10837389A JP H02285659 A JPH02285659 A JP H02285659A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- insulating film
- film
- interlayer insulating
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
半導体素子が形成された基板上にアルミニウムまたはア
ルミニウム合金等の金属配線層を多数層形成する半導体
装置に関し、 平坦化膜から発生する有機ガスによるスルーホールでの
金属配線層における空洞の発生を防止することを目的と
し、 有機溶剤を含んだ絶縁材料を用いて形成した平坦化膜と
その上に形成された層間絶縁膜を貫通ずるように形成し
たスルーホールに導体配線を形成する半導体装置であっ
て、スルーホールの側壁に露出する前記平坦化膜を含め
て前記層間絶縁膜で覆うように構成する。
ルミニウム合金等の金属配線層を多数層形成する半導体
装置に関し、 平坦化膜から発生する有機ガスによるスルーホールでの
金属配線層における空洞の発生を防止することを目的と
し、 有機溶剤を含んだ絶縁材料を用いて形成した平坦化膜と
その上に形成された層間絶縁膜を貫通ずるように形成し
たスルーホールに導体配線を形成する半導体装置であっ
て、スルーホールの側壁に露出する前記平坦化膜を含め
て前記層間絶縁膜で覆うように構成する。
［産業上の利用分野］
この発明は半導体素子か形成された基板上にアルミニウ
ムまたはアルミニウム合金等の金属配線層を多数層形成
する半導体装置に関するものである。
ムまたはアルミニウム合金等の金属配線層を多数層形成
する半導体装置に関するものである。
近年の半導体装置の高集積化にともない、基板に多数形
成された半導体素子上にアルミ等の金属配線層を層間絶
縁膜を介して多数層形成することがある。そして、この
金属配線層は眉間絶縁膜の所定位置に形成されたスルー
ホールで接続される。
成された半導体素子上にアルミ等の金属配線層を層間絶
縁膜を介して多数層形成することがある。そして、この
金属配線層は眉間絶縁膜の所定位置に形成されたスルー
ホールで接続される。
この金属配線層を層間絶縁膜上に安定した状態で形成す
るには眉間絶縁膜表面を平坦化する必要があるが、融点
の低いアルミ配線上の層間絶縁膜ではその平坦化のため
に高熱を加えて溶融することかできないため、５ｉ０２
等の絶縁物を有機溶剤中に溶かして形成した粘度の低い
スピンオングラスを層間絶縁膜上に塗布した後低温で加
熱して乾燥させることにより平坦化している。
るには眉間絶縁膜表面を平坦化する必要があるが、融点
の低いアルミ配線上の層間絶縁膜ではその平坦化のため
に高熱を加えて溶融することかできないため、５ｉ０２
等の絶縁物を有機溶剤中に溶かして形成した粘度の低い
スピンオングラスを層間絶縁膜上に塗布した後低温で加
熱して乾燥させることにより平坦化している。
［従来の技術］
従来の多層配線形成工程を第３図に従って説明すると、
素子１が形成された基板２上にはまずＳ０２膜にてなる
下層絶縁ｗＡ３か形成され、その下層絶縁膜３の所定位
置にはフォトエツチングにより多数のコンタクトホール
４が形成される。そして、第３図（ｂ）に示すようにそ
のコンタクトホール４を繋ぐように下層配線５が形成さ
れる。
素子１が形成された基板２上にはまずＳ０２膜にてなる
下層絶縁ｗＡ３か形成され、その下層絶縁膜３の所定位
置にはフォトエツチングにより多数のコンタクトホール
４が形成される。そして、第３図（ｂ）に示すようにそ
のコンタクトホール４を繋ぐように下層配線５が形成さ
れる。
なお、下層配線５はアルミニウム層６と約７００〜１０
００オングストロームの窒化チタン層７とから構成され
、第３図（ｂ）においては紙面に直行する方向に延設さ
れて下層絶縁膜３表面より上方へ突出する突条となって
いる。
００オングストロームの窒化チタン層７とから構成され
、第３図（ｂ）においては紙面に直行する方向に延設さ
れて下層絶縁膜３表面より上方へ突出する突条となって
いる。
次いで、第３図（ｃ）に示すように基板２上には眉間絶
縁膜８が形成され、下層配線５による層間絶縁膜８の段
差を平坦化する平坦化膜としてスピンオングラス９か層
間絶縁＃８上に塗布され、さらにその上層に層間絶縁膜
１０が形成される。
縁膜８が形成され、下層配線５による層間絶縁膜８の段
差を平坦化する平坦化膜としてスピンオングラス９か層
間絶縁＃８上に塗布され、さらにその上層に層間絶縁膜
１０が形成される。
そして、第３図（ｄ）に示すように層間絶縁膜１０上に
フォトレジスト膜１１か塗布され、例えば前記コンタク
ｌ−ポール４上が開口するようにパタニングされ、その
フォトレジスト膜１１をマスクとして眉間絶縁膜８，１
０、スピンオングラス９及び窒化チタン層７を貫通ずる
ように７４１へエツチングされてスルーホール１２か形
成される。
フォトレジスト膜１１か塗布され、例えば前記コンタク
ｌ−ポール４上が開口するようにパタニングされ、その
フォトレジスト膜１１をマスクとして眉間絶縁膜８，１
０、スピンオングラス９及び窒化チタン層７を貫通ずる
ように７４１へエツチングされてスルーホール１２か形
成される。
次いで、フォトレジスト１１を除去した後、第３図（ｅ
）に示すように層間絶縁膜１０及びスルホール１２上に
アルミニウム層の上層配線１３が例えば下層配線５に直
行する方向にパターニングされる。従って、このような
工程により上層配線１３は平坦な層間絶縁膜１０上に安
定しな膜厚で形成されるとともに、スルーホール１２で
下層配線５と接続される。
）に示すように層間絶縁膜１０及びスルホール１２上に
アルミニウム層の上層配線１３が例えば下層配線５に直
行する方向にパターニングされる。従って、このような
工程により上層配線１３は平坦な層間絶縁膜１０上に安
定しな膜厚で形成されるとともに、スルーホール１２で
下層配線５と接続される。
「発明か解決しようとする課題］
ところが、上記のような多層配線では層間絶縁膜１０の
形成時及び上層配線１３を形成するためのアルミニウム
層のスパッタリング時に発生ずる熱によりスピンオング
ラス９からＣＨ３ＣＨ４等の有機カスが発生し、その有
機ガスがスルーポル１２側壁に露出するスピンオンクラ
ス９端面からスルーホール１２内に侵入してアルミニウ
ム層内に閉じ込められ、空洞１４が形成される。そして
、この空洞１４は上層配ｔｌ！１３と下層配線５とのコ
ンタクト抵抗を増大させたり、あるいは両配線５，１３
の導通を完全に遮断してしまうことがあるという問題点
があった。 この発明の目的は、平坦化膜から発生ずる
有機ガスによるスルホール内での空洞の発生を防止可能
とした半導体装置を提供するにある。
形成時及び上層配線１３を形成するためのアルミニウム
層のスパッタリング時に発生ずる熱によりスピンオング
ラス９からＣＨ３ＣＨ４等の有機カスが発生し、その有
機ガスがスルーポル１２側壁に露出するスピンオンクラ
ス９端面からスルーホール１２内に侵入してアルミニウ
ム層内に閉じ込められ、空洞１４が形成される。そして
、この空洞１４は上層配ｔｌ！１３と下層配線５とのコ
ンタクト抵抗を増大させたり、あるいは両配線５，１３
の導通を完全に遮断してしまうことがあるという問題点
があった。 この発明の目的は、平坦化膜から発生ずる
有機ガスによるスルホール内での空洞の発生を防止可能
とした半導体装置を提供するにある。
［課題を解決するための手段］
第１図は本発明の原理説明図である。すなわち、スルー
ホール１２は層間絶縁膜１０と有機溶剤を含んだ平坦化
膜９とを貫通ずるように形成されるとともに、該スルー
ポール１２の側壁が眉間絶縁膜１０で覆われ、該スルー
ホール１２内に金属配林１３か形成される。
ホール１２は層間絶縁膜１０と有機溶剤を含んだ平坦化
膜９とを貫通ずるように形成されるとともに、該スルー
ポール１２の側壁が眉間絶縁膜１０で覆われ、該スルー
ホール１２内に金属配林１３か形成される。
［作用］
スルーホール１２はその側壁か層間絶縁膜１０で覆われ
ているので、平坦化膜９から発生ずる有機ガスのスルー
ホール１２内への侵入が阻止される。
ているので、平坦化膜９から発生ずる有機ガスのスルー
ホール１２内への侵入が阻止される。
［実施例コ
以下、この発明を具体化した一実施例を第２図に従って
説明する。なお、前記従来例と同一構成部分は同一番号
を付して説明する。
説明する。なお、前記従来例と同一構成部分は同一番号
を付して説明する。
第２図（ａ）に示すように、素子１か形成された基板２
上には下層絶縁膜３か形成され、その下層絶縁膜３に形
成されたコンタクトホール４上に下層配線５が形成され
る。次いで、第２図（ｂ）に示すように基板２全面に亘
って眉間絶縁膜８か形成され、その上層にスピンオング
ラス９か塗布される。ここまでの工程は前記従来例と同
一である。
上には下層絶縁膜３か形成され、その下層絶縁膜３に形
成されたコンタクトホール４上に下層配線５が形成され
る。次いで、第２図（ｂ）に示すように基板２全面に亘
って眉間絶縁膜８か形成され、その上層にスピンオング
ラス９か塗布される。ここまでの工程は前記従来例と同
一である。
次いで、第２図（Ｃ）に示すようにスピンオングラス９
及び層間絶縁膜８にフォトエツチングにより同時に開口
して前記下層配線５の幅とほぼ等しい径の第一のスルー
ポール１５を形成し、フォトレジスト除去後にスピンオ
ンクラス９及び第一のスルーボール１５上に第２図（ｄ
）に示すように層間絶縁膜１０を形成する。
及び層間絶縁膜８にフォトエツチングにより同時に開口
して前記下層配線５の幅とほぼ等しい径の第一のスルー
ポール１５を形成し、フォトレジスト除去後にスピンオ
ンクラス９及び第一のスルーボール１５上に第２図（ｄ
）に示すように層間絶縁膜１０を形成する。
そして、第２図（ｅ）に示すようにフォトエツチングに
より層間絶縁膜１０及び窒化チタン膜７を貫通ずる第二
のスルーホール１６を形成する。
より層間絶縁膜１０及び窒化チタン膜７を貫通ずる第二
のスルーホール１６を形成する。
なお、第二のスルーホール１６の径は第一のスルホール
１５の径より小さくする。
１５の径より小さくする。
次いで、フォトレジスト膜を除去した後、第２図（ｆ）
に示すように層間絶縁膜１０及び第二のスルーホール１
６上にアルミニウム層の上層配線１３がパターニングさ
れる。従って、このような工程により上層配線１３は平
坦な眉間絶縁膜１０上に安定した膜厚で形成されるとと
もに、第二のスルーホール１６で下層配線５と接続され
る。
に示すように層間絶縁膜１０及び第二のスルーホール１
６上にアルミニウム層の上層配線１３がパターニングさ
れる。従って、このような工程により上層配線１３は平
坦な眉間絶縁膜１０上に安定した膜厚で形成されるとと
もに、第二のスルーホール１６で下層配線５と接続され
る。
このような工程により形成された多層配線では、第一の
スルーホ−ル１５の側壁に露出するスピンオンクラス９
の端面は層間絶縁膜１０に覆われて第二のスルーホール
１６側壁に露出されないので、上層配線１３のスパッタ
リング時に発生ずるスピンオンクラス９からの有機カス
による第二のスルホール１６内での空洞の発生を防止す
ることかできる。従って、上層配線１３と下層配線５と
を第二のスルーホール１６で確実に接続することかでき
る。
スルーホ−ル１５の側壁に露出するスピンオンクラス９
の端面は層間絶縁膜１０に覆われて第二のスルーホール
１６側壁に露出されないので、上層配線１３のスパッタ
リング時に発生ずるスピンオンクラス９からの有機カス
による第二のスルホール１６内での空洞の発生を防止す
ることかできる。従って、上層配線１３と下層配線５と
を第二のスルーホール１６で確実に接続することかでき
る。
［発明の効果］
以上詳述したように、この発明は平坦化膜から発生する
有機カスによる配線膜内での空洞の発生を防止すること
かできる優れた効果を発揮する。
有機カスによる配線膜内での空洞の発生を防止すること
かできる優れた効果を発揮する。
第１図はこの発明の原理説明図、第２図（ａ）〜（千）
はこの発明を具体化した多層配線構造を形成するための
製造工程図、第３図（ａ）〜（８）は従来の多層配線構
造を形成するための製造工程図である。
はこの発明を具体化した多層配線構造を形成するための
製造工程図、第３図（ａ）〜（８）は従来の多層配線構
造を形成するための製造工程図である。
Claims (1)
- １、有機溶剤を含んだ絶縁材料を用いて形成した平坦化
膜（９）とその上に形成された層間絶縁膜（１０）を貫
通するように形成したスルーホール（１２）に導体配線
（１３）を形成する半導体装置であって、スルーホール
（１２）の側壁に露出する前記平坦化膜（９）を含めて
前記層間絶縁膜（１０）で覆ったことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10837389A JPH02285659A (ja) | 1989-04-26 | 1989-04-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10837389A JPH02285659A (ja) | 1989-04-26 | 1989-04-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02285659A true JPH02285659A (ja) | 1990-11-22 |
Family
ID=14483129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10837389A Pending JPH02285659A (ja) | 1989-04-26 | 1989-04-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02285659A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590422A (ja) * | 1991-09-30 | 1993-04-09 | Sanyo Electric Co Ltd | 半導体装置 |
| KR100415988B1 (ko) * | 2001-04-16 | 2004-01-24 | 아남반도체 주식회사 | 반도체 장치의 비아홀 형성 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137853A (ja) * | 1985-12-11 | 1987-06-20 | Nec Corp | 多層配線の形成方法 |
-
1989
- 1989-04-26 JP JP10837389A patent/JPH02285659A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137853A (ja) * | 1985-12-11 | 1987-06-20 | Nec Corp | 多層配線の形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590422A (ja) * | 1991-09-30 | 1993-04-09 | Sanyo Electric Co Ltd | 半導体装置 |
| KR100415988B1 (ko) * | 2001-04-16 | 2004-01-24 | 아남반도체 주식회사 | 반도체 장치의 비아홀 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4536949A (en) | Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse | |
| JPH02285659A (ja) | 半導体装置 | |
| GB2283614A (en) | Method for manufacture of multilayer wiring board | |
| JPS6158256A (ja) | 半導体素子の製造方法 | |
| JPS59104143A (ja) | 配線の形成方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH0231448A (ja) | 半導体装置の製造方法 | |
| JP2636753B2 (ja) | 半導体装置の製造方法 | |
| KR920010124B1 (ko) | 다층배선시 콘택트부 형성방법 | |
| JPS6336547A (ja) | 半導体装置の製造方法 | |
| JPS63244647A (ja) | 電気ヒユ−ズを含む半導体装置の製造方法 | |
| JPH0298960A (ja) | 半導体装置の製造方法 | |
| JPH0228324A (ja) | 半導体装置の製造方法 | |
| JPH03203232A (ja) | 半導体装置の製造方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPH0391243A (ja) | 半導体装置の製造方法 | |
| JPH01220896A (ja) | 多層電子回路の製造方法 | |
| JPH05121561A (ja) | 半導体装置の製造方法 | |
| KR19980030405A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPH01241845A (ja) | 半導体装置の製造方法 | |
| JPS61170046A (ja) | 半導体素子の製造方法 | |
| JPH0319227A (ja) | 半導体装置の製造方法 | |
| JPH04287925A (ja) | コンタクト穴の形成方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 |