JPH02236725A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02236725A JPH02236725A JP1059376A JP5937689A JPH02236725A JP H02236725 A JPH02236725 A JP H02236725A JP 1059376 A JP1059376 A JP 1059376A JP 5937689 A JP5937689 A JP 5937689A JP H02236725 A JPH02236725 A JP H02236725A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- type
- register
- program
- microinstruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 claims description 13
- 238000004458 analytical method Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 206010016531 fetishism Diseases 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプログラムにより制御される情報処
理装置に関するものである。
理装置に関するものである。
従来、この種の情報処理装置では、処理性能の向上をは
かるために、マイクロプログラムを構成するマイクロ命
令が１ステップで実行する機能を多くして並列処理性を
高めた、ビット構成の大きないわゆる水平型マイクロ命
令化が顕著である。
かるために、マイクロプログラムを構成するマイクロ命
令が１ステップで実行する機能を多くして並列処理性を
高めた、ビット構成の大きないわゆる水平型マイクロ命
令化が顕著である。
特に、基本演算命令など使用頻度の高いものについては
、上記の水平型マイクロ命令の特徴が最大限に生かせる
ようにハードウエアの構造も最適化されるので、マイク
ロプログラムステップ数がきわめて少な《実現される。
、上記の水平型マイクロ命令の特徴が最大限に生かせる
ようにハードウエアの構造も最適化されるので、マイク
ロプログラムステップ数がきわめて少な《実現される。
しかるに、他の多くの命令、例えば各種制御命令や主記
憶上でのデータ操作を繰り返すようなリスト処理命令な
どではシーケンシャルな処理が多《、このような機能に
対して高度に水平化されたマイクロ命令を使用しても、
ｌステップで実行する機能の並列度が高くないので、マ
イクロ命令の未使用フィールドが多《なり、マイクロプ
ログラムを格納する制御記憶のワード方向の利用効率が
悪いという欠点があった．この欠点を克服するために、
マイクロプログラムで実現される基本演算命令から構成
される命令プログラムにより、その他の各種制御命令な
どを実現する方式がとられる。この方式を用いた情報処
理装置を第３図を用いて説明する。第３図による情報処
理装置は、主記憶１、命令フェッチ回路２、命令解析用
メモリ３、制御記憶回路４、ステンプカウンタ（ＳＴＣ
）５から構成されている．主記憶１は、所定の処理を行
なうソフトウエアプログラム格納部１１と、第１種の命
令で記述された複数の命令プログラム群格納部１２とを
有する。
憶上でのデータ操作を繰り返すようなリスト処理命令な
どではシーケンシャルな処理が多《、このような機能に
対して高度に水平化されたマイクロ命令を使用しても、
ｌステップで実行する機能の並列度が高くないので、マ
イクロ命令の未使用フィールドが多《なり、マイクロプ
ログラムを格納する制御記憶のワード方向の利用効率が
悪いという欠点があった．この欠点を克服するために、
マイクロプログラムで実現される基本演算命令から構成
される命令プログラムにより、その他の各種制御命令な
どを実現する方式がとられる。この方式を用いた情報処
理装置を第３図を用いて説明する。第３図による情報処
理装置は、主記憶１、命令フェッチ回路２、命令解析用
メモリ３、制御記憶回路４、ステンプカウンタ（ＳＴＣ
）５から構成されている．主記憶１は、所定の処理を行
なうソフトウエアプログラム格納部１１と、第１種の命
令で記述された複数の命令プログラム群格納部１２とを
有する。
制御記憶回路４にはマイクロプログラムが格納されてお
り、制御記憶４ｌからマイクロ命令レジスタ（ＲＤ）４
４に読み出したマイクロ命令をデコーダ４５でデコード
した信号により、第１種の命令で定義された機能を実現
するため、各種の演算処理を制御する。
り、制御記憶４ｌからマイクロ命令レジスタ（ＲＤ）４
４に読み出したマイクロ命令をデコーダ４５でデコード
した信号により、第１種の命令で定義された機能を実現
するため、各種の演算処理を制御する。
主記憶１上の格納部１１のソフトウェアプログラムは命
令アドレスレジスタ（ＪＡＲ）２１に示されたアドレス
によって主記憶１から読み出され、命令バッファレジス
タ（ＩＢＲ）２２に格納される。命令の取り出しはプリ
フェッチと称して、実際にその命令を実行するタイミン
グには命令バッファレジスタ２２にすでに到着済みであ
るように先取りされているのが一般的である。
令アドレスレジスタ（ＪＡＲ）２１に示されたアドレス
によって主記憶１から読み出され、命令バッファレジス
タ（ＩＢＲ）２２に格納される。命令の取り出しはプリ
フェッチと称して、実際にその命令を実行するタイミン
グには命令バッファレジスタ２２にすでに到着済みであ
るように先取りされているのが一般的である。
はじめに、第１種の命令すなわち制御記憶４１上のマイ
クロプログラムで実現される命令について説明する。第
１種の命令は水平型マイクロ命令の並列処理の効果が十
分に発揮できる基本命令であり、一般にソフトウェアプ
ログラムに使用される頻度が格段に高いものである。命
令バンファレジスタ２２に格納された命令の命令コード
部２２２は命令解析用メモリ３に供給されて、該当命令
の処理のマイクロプログラム制御に必要な初期値として
情報ａ，ｂ，ｃをここから読み出してくる。
クロプログラムで実現される命令について説明する。第
１種の命令は水平型マイクロ命令の並列処理の効果が十
分に発揮できる基本命令であり、一般にソフトウェアプ
ログラムに使用される頻度が格段に高いものである。命
令バンファレジスタ２２に格納された命令の命令コード
部２２２は命令解析用メモリ３に供給されて、該当命令
の処理のマイクロプログラム制御に必要な初期値として
情報ａ，ｂ，ｃをここから読み出してくる。
情報ｂはこの命令が第１種，第２種のいずれであるかを
示す情報であり、マイクロ命令シーケンサ（ＳＥＱ）４
２に提供される。第１種の命令であれば、マイクロ命令
シーケンサ（ＳＥＱ）４２は、情報ａを当該命令の処理
を実現するマイクロプログラムの先頭番地として制御記
憶４１の読出しを行ない、読み出されたマイクロ命令は
一旦マイクロ命令レジスタ４４に格納された上でデコー
ダ４５に供給される。デコーダ４５によりデコードした
出力信号ｄにより演算を制御する。
示す情報であり、マイクロ命令シーケンサ（ＳＥＱ）４
２に提供される。第１種の命令であれば、マイクロ命令
シーケンサ（ＳＥＱ）４２は、情報ａを当該命令の処理
を実現するマイクロプログラムの先頭番地として制御記
憶４１の読出しを行ない、読み出されたマイクロ命令は
一旦マイクロ命令レジスタ４４に格納された上でデコー
ダ４５に供給される。デコーダ４５によりデコードした
出力信号ｄにより演算を制御する。
なお、マイクロ命令レジスタ４４に格納されたマイクロ
命令には次のマイクロ命令を読み出すアドレスの決定方
法あるいはアドレスそのものの情報が含まれており、こ
れはマイクロ命令シーケンサ４２に供給されて次のマイ
クロ命令を読み出し、以下逐次的に目的のマイクロプロ
グラムを実行していく。
命令には次のマイクロ命令を読み出すアドレスの決定方
法あるいはアドレスそのものの情報が含まれており、こ
れはマイクロ命令シーケンサ４２に供給されて次のマイ
クロ命令を読み出し、以下逐次的に目的のマイクロプロ
グラムを実行していく。
次に、第２種の命令すなわち第１種の命令からなるソフ
トウェアプログラムで実現される命令について説明する
。第２種の命令は、マイクロプログラムで実現しようと
すると、水平型マイクロ命令の並列処理の効果がそれほ
ど発揮できないものであり、むしろ垂直型のマイクロ命
令に近い使い方になるものである。
トウェアプログラムで実現される命令について説明する
。第２種の命令は、マイクロプログラムで実現しようと
すると、水平型マイクロ命令の並列処理の効果がそれほ
ど発揮できないものであり、むしろ垂直型のマイクロ命
令に近い使い方になるものである。
第２種の命令であることが命令解析用メモリ３の出力情
報ｂによってマイクロ命令シーケンサ（ＳＥＱ）４２に
伝えられると、制御記憶４１からのマイクロ命令レジス
タ４４へのマイクロ命令の読出しは停止し、マイクロ命
令レジスタ４４にはノーオペレーション（ＮＯＰ）のマ
イクロ命令が格納されて演算動作が一時中断される。同
時に情報ｂは分岐アドレス生成回路２３に提供されてお
り、第２種の命令であれば、情報Ｃを当該命令の処理を
する命令プログラムの開始番地として命令アドレスレジ
スタ２１に格納し、同時にこのアドレスによって主記憶
１の格納部ｌ２の命令プログラム群から命令を読み出す
動作を起動し、この命令プログラムの第１命令が命令バ
ッファレジスタ２２に格納される。さらに情報ｂは、は
じめの第２種の命令の命令カウンタ２５の値（命令のア
ドレス）を命令カウンタ待機レジスタ（ＩＣＲ）２６へ
格納することを指示する。
報ｂによってマイクロ命令シーケンサ（ＳＥＱ）４２に
伝えられると、制御記憶４１からのマイクロ命令レジス
タ４４へのマイクロ命令の読出しは停止し、マイクロ命
令レジスタ４４にはノーオペレーション（ＮＯＰ）のマ
イクロ命令が格納されて演算動作が一時中断される。同
時に情報ｂは分岐アドレス生成回路２３に提供されてお
り、第２種の命令であれば、情報Ｃを当該命令の処理を
する命令プログラムの開始番地として命令アドレスレジ
スタ２１に格納し、同時にこのアドレスによって主記憶
１の格納部ｌ２の命令プログラム群から命令を読み出す
動作を起動し、この命令プログラムの第１命令が命令バ
ッファレジスタ２２に格納される。さらに情報ｂは、は
じめの第２種の命令の命令カウンタ２５の値（命令のア
ドレス）を命令カウンタ待機レジスタ（ＩＣＲ）２６へ
格納することを指示する。
ここで第２図を用いて第１種，第２種の命令について説
明する。この図では、第１種の命令をＡｎ，第２種の命
令をＢｎで示している。ここまでの説明で、第２種の命
令Ｂ１によって、これを実行するための命令プログラム
Ａａ−Ａｂ−ｅＡｃ→Ａｄの最初の命令Ａａが命令バフ
ファレジスタ２２に格納されていることになる。Ａａは
第１種の命令であるので、さきに第３図を参照しながら
説明した通りに制御記憶４１上のマイクロプログラムに
よって実現される。以下、Ａｂ−＊Ａｃも同様である。
明する。この図では、第１種の命令をＡｎ，第２種の命
令をＢｎで示している。ここまでの説明で、第２種の命
令Ｂ１によって、これを実行するための命令プログラム
Ａａ−Ａｂ−ｅＡｃ→Ａｄの最初の命令Ａａが命令バフ
ファレジスタ２２に格納されていることになる。Ａａは
第１種の命令であるので、さきに第３図を参照しながら
説明した通りに制御記憶４１上のマイクロプログラムに
よって実現される。以下、Ａｂ−＊Ａｃも同様である。
Ａｄは第１種の命令であるが、第２種の命令Ｂ１を実現
するための命令プログラムの最後の命令であり、元のソ
フトウェアプログラムシーケンス上で８１の次の命令Ａ
３に戻るための役割を果たす。
するための命令プログラムの最後の命令であり、元のソ
フトウェアプログラムシーケンス上で８１の次の命令Ａ
３に戻るための役割を果たす。
ここで、再び第３図を参照しながら命令Ａｄの動作を説
明する，命令Ａｄは命令カウンタ待避レジスタ２６に保
存される番地をベースにした相対分岐命令として定義さ
れる。命令カウンタ待避レジスタ２６には第２図の命令
Ｂ１の命令カウンタ値が保存されているので、前記相対
分岐命令の変位として命令Ｂ１の命令語長を設定するこ
とにより、分岐アドレス生成回路２３において命令シー
ケンス上命令８１の次の命令すなわち命令Ａ３の命令ア
ドレスが生成されて命令アドレスレジスタ２１に格納さ
れ、同時にこのアドレスによって主記憶１のソフトウェ
アプログラム格納部１１から命令を読み出す動作を起動
し、この命令が命令バンファレジスタ２２に格納される
。Ａ３は第１種の命令であるので、さきに説明したよう
に制御記憶４１上のマイクロプログラムによって実現さ
れ、以下逐次的にソフトウェアプログラム上の命令を実
行していく。
明する，命令Ａｄは命令カウンタ待避レジスタ２６に保
存される番地をベースにした相対分岐命令として定義さ
れる。命令カウンタ待避レジスタ２６には第２図の命令
Ｂ１の命令カウンタ値が保存されているので、前記相対
分岐命令の変位として命令Ｂ１の命令語長を設定するこ
とにより、分岐アドレス生成回路２３において命令シー
ケンス上命令８１の次の命令すなわち命令Ａ３の命令ア
ドレスが生成されて命令アドレスレジスタ２１に格納さ
れ、同時にこのアドレスによって主記憶１のソフトウェ
アプログラム格納部１１から命令を読み出す動作を起動
し、この命令が命令バンファレジスタ２２に格納される
。Ａ３は第１種の命令であるので、さきに説明したよう
に制御記憶４１上のマイクロプログラムによって実現さ
れ、以下逐次的にソフトウェアプログラム上の命令を実
行していく。
ところで、情報処理装置の性能を評価する指標として、
単位時間当たりの実行命令数が広く用いられている。単
位時間当たりの実行命令数は、各命令の実行に要する時
間にその命令の出現頻度をかけた値の和（すなわち平均
命令実行時間）の逆数として理論的に求められるが、実
際は各命令の出現頻度の見積りが困難であり、また命令
やオペランドがキャッシュメモリ中に存在する確率など
のパラメータの見積りも必要である。
単位時間当たりの実行命令数が広く用いられている。単
位時間当たりの実行命令数は、各命令の実行に要する時
間にその命令の出現頻度をかけた値の和（すなわち平均
命令実行時間）の逆数として理論的に求められるが、実
際は各命令の出現頻度の見積りが困難であり、また命令
やオペランドがキャッシュメモリ中に存在する確率など
のパラメータの見積りも必要である。
そこで、このように理論的に平均命令実行時間を計算す
ることにより単位時間当たりの実行命令数を求める代わ
りに、単位時間当たりの実行命令数を実測する方法が用
いられる。この方法では、実行命令ステップ数を測定す
る手段、例えばソフトウェア命令を１ステップ実行する
度に１ずつ加算または減算するステップカウンタと呼ば
れるカウンタなどを設け、タイマにより計測した実時間
で、このステフプカウンタの値を割算することにより単
位時間当たりの実行命令数を求める。
ることにより単位時間当たりの実行命令数を求める代わ
りに、単位時間当たりの実行命令数を実測する方法が用
いられる。この方法では、実行命令ステップ数を測定す
る手段、例えばソフトウェア命令を１ステップ実行する
度に１ずつ加算または減算するステップカウンタと呼ば
れるカウンタなどを設け、タイマにより計測した実時間
で、このステフプカウンタの値を割算することにより単
位時間当たりの実行命令数を求める。
第３図のステンプカウンタ５がそれに相当する．第１種
命令を実現するためのマイクロ命令プログラムの最後の
ステップには必ずステップカウンタ更新マイクロ命令を
記述しておく。第１種命令を実現するためのマイクロ命
令プログラムの最後のステップを実行するときに、ステ
ンプカウンタ更新マイクロ命令が制御記憶４１からマイ
クロ命令レジスタ４４に読み出されると、その内容はデ
コーダ４５によりデコードされ、デコード信号ｄがｒｌ
Ｊになる．デコード信号ｄがｒｌＪになったことにより
、ステップカウンタ５が１カウントアップする。以上に
より、第１種命令を実現するためのマイクロ命令プログ
ラムの最後のステップを実行する度にステソプカウンタ
５が１カウントアンプすることになり、実行したソフト
ウェア命令のステップ数が計測できる。
命令を実現するためのマイクロ命令プログラムの最後の
ステップには必ずステップカウンタ更新マイクロ命令を
記述しておく。第１種命令を実現するためのマイクロ命
令プログラムの最後のステップを実行するときに、ステ
ンプカウンタ更新マイクロ命令が制御記憶４１からマイ
クロ命令レジスタ４４に読み出されると、その内容はデ
コーダ４５によりデコードされ、デコード信号ｄがｒｌ
Ｊになる．デコード信号ｄがｒｌＪになったことにより
、ステップカウンタ５が１カウントアップする。以上に
より、第１種命令を実現するためのマイクロ命令プログ
ラムの最後のステップを実行する度にステソプカウンタ
５が１カウントアンプすることになり、実行したソフト
ウェア命令のステップ数が計測できる。
なお第３図において、４３はマイクロアドレスレジスタ
である。
である。
第１種の命令で構成する命令プログラムにより第２種の
命令を実現する情報処理装置では、第１種の命令，第２
種の命令にかかわらず、１命令実行する度にステンプカ
ウンタ５を１ずつ更新しなくてはならない。ところが、
従来の装置では命令プログラム実行中には、命令プログ
ラムを構成する第１種命令の実行にともなってステップ
カウンタが余計に更新されてしまうため、実行命令ステ
ップ数が正確に計測できないという問題があった。
命令を実現する情報処理装置では、第１種の命令，第２
種の命令にかかわらず、１命令実行する度にステンプカ
ウンタ５を１ずつ更新しなくてはならない。ところが、
従来の装置では命令プログラム実行中には、命令プログ
ラムを構成する第１種命令の実行にともなってステップ
カウンタが余計に更新されてしまうため、実行命令ステ
ップ数が正確に計測できないという問題があった。
このような課題を解決するために本発明は、制御記憶上
のマイクロプログラムで実現される第１種の命令、およ
び第１種の命令で構成される命令プログラムにより実現
される第２種の命令を格納する主記憶と、第２種の命令
を実現するための命令プログラムの開始によりセットさ
れ、命令プログラムの終了によりリセットされるレジス
タと、このレジスタがリセット状態である場合のみ、ソ
フトウェア命令を１ステップ実行する度に１ずつ加算ま
たは減算される命令計数手段とを設けるようにしたもの
である。
のマイクロプログラムで実現される第１種の命令、およ
び第１種の命令で構成される命令プログラムにより実現
される第２種の命令を格納する主記憶と、第２種の命令
を実現するための命令プログラムの開始によりセットさ
れ、命令プログラムの終了によりリセットされるレジス
タと、このレジスタがリセット状態である場合のみ、ソ
フトウェア命令を１ステップ実行する度に１ずつ加算ま
たは減算される命令計数手段とを設けるようにしたもの
である。
本発明による情報処理装置は、第２種の命令を実現する
ための命令プログラムの実行開始と同時にレジスタをセ
ットし、命令プログラム実行終了を示す命令の実行時に
レジスタをリセットする。
ための命令プログラムの実行開始と同時にレジスタをセ
ットし、命令プログラム実行終了を示す命令の実行時に
レジスタをリセットする。
第１図は、本発明による情報処理装置の一実施例を示す
系統図である。本実施例は、主記憶１、命令フエツチ回
路２、命令解析用メモリ３、制御記憶回路４、ステンプ
カウンタ５、レジスタ６から構成され、第１図において
第３図と同一部分又は相当部分には同一符号が付してあ
る。
系統図である。本実施例は、主記憶１、命令フエツチ回
路２、命令解析用メモリ３、制御記憶回路４、ステンプ
カウンタ５、レジスタ６から構成され、第１図において
第３図と同一部分又は相当部分には同一符号が付してあ
る。
はじめに、第１種の命令すなわち制御記憶４１上のマイ
クロプログラムで実現される命令について説明する。第
１種の命令は水平型マイクロ命令の並列処理の効果が十
分に発揮できる基本命令であり、一般にソフトウエアプ
ログラムに使用される頻度が格段に高いものである。命
令バッファレジスタ２２に格納された命令の命令コード
部２２２は命令解析用メモリ３に供給されて、該当命令
の処理のマイクロプログラム制御に必要な初期値として
情報ａ，ｂ，ｃをここから読み出してくる。
クロプログラムで実現される命令について説明する。第
１種の命令は水平型マイクロ命令の並列処理の効果が十
分に発揮できる基本命令であり、一般にソフトウエアプ
ログラムに使用される頻度が格段に高いものである。命
令バッファレジスタ２２に格納された命令の命令コード
部２２２は命令解析用メモリ３に供給されて、該当命令
の処理のマイクロプログラム制御に必要な初期値として
情報ａ，ｂ，ｃをここから読み出してくる。
情報ｂはこの命令が第１種のときに「０」となり、第２
種のときに「１」となる情報であり、マイクロ命令シー
ケンサ４２に提供される。第１種の命令であればマイク
ロ命令シーケンサ４２は情報ａを当該命令の処理を実現
するマイクロプログラムの先頭番地として制御記憶４１
の読出しを行ない、読み出されたマイクロ命令は一旦マ
イクロ命令レジスタ４４に格納された上で各演算回路に
提供される。なお、このマイクロ命令には次の命令マイ
クロ命令を読み出すアドレスの決定方法あるいはアドレ
スそのものの情報が含まれており、これはマイクロ命令
シーケンサ４２に供給されて次のマイクロ命令を読み出
し、以下逐次的に目的のマイクロプログラムを実行して
いく。
種のときに「１」となる情報であり、マイクロ命令シー
ケンサ４２に提供される。第１種の命令であればマイク
ロ命令シーケンサ４２は情報ａを当該命令の処理を実現
するマイクロプログラムの先頭番地として制御記憶４１
の読出しを行ない、読み出されたマイクロ命令は一旦マ
イクロ命令レジスタ４４に格納された上で各演算回路に
提供される。なお、このマイクロ命令には次の命令マイ
クロ命令を読み出すアドレスの決定方法あるいはアドレ
スそのものの情報が含まれており、これはマイクロ命令
シーケンサ４２に供給されて次のマイクロ命令を読み出
し、以下逐次的に目的のマイクロプログラムを実行して
いく。
次に、第２種の命令すなわち第１種の命令からなるソフ
トウェアプログラムで実現される命令について説明する
。第２種の命令は、マイクロプログラムで実現しようと
すると、水平型マイクロ命令の並列処理の効果をそれほ
ど発揮できないものであり、むしろ垂直型のマイクロ命
令に近い使い方になるものである。
トウェアプログラムで実現される命令について説明する
。第２種の命令は、マイクロプログラムで実現しようと
すると、水平型マイクロ命令の並列処理の効果をそれほ
ど発揮できないものであり、むしろ垂直型のマイクロ命
令に近い使い方になるものである。
第２種の命令であることが命令解析用メモリ３の出力情
報ｂによってマイクロ命令シーケンサ４２に伝えられる
と、制御記憶４１からマイクロ命令レジスタ４４へのマ
イクロ命令の読出しは停止し、マイクロ命令レジスタ４
４にはノーオペレーション（ＮＯＰ）のマイクロ命令が
格納されて、マイクロ命令により制御される演算動作が
一時中断される。同時に情報ｂは分岐アドレス生成回路
２３に提供されており、第２種の命令であれば、情報Ｃ
を当該命令の処理をする命令プログラムの開始番地とし
て命令アドレスレジスタ２１に格納し、同時にこのアド
レスによって主記憶１の命令プログラム群格納分割１２
から命令を読み出す動作を起動し、この命令プログラム
の第１命令が命令バフファレジスタ２２に格納される．
さらに、情報ｂは、はじめの第２種の命令の命令カウン
タ２５の値（命令のアドレス）を命令カウンタ待避レジ
スタ２６へ格納することを指示するとともに、レジスタ
６を「１」にセットする。
報ｂによってマイクロ命令シーケンサ４２に伝えられる
と、制御記憶４１からマイクロ命令レジスタ４４へのマ
イクロ命令の読出しは停止し、マイクロ命令レジスタ４
４にはノーオペレーション（ＮＯＰ）のマイクロ命令が
格納されて、マイクロ命令により制御される演算動作が
一時中断される。同時に情報ｂは分岐アドレス生成回路
２３に提供されており、第２種の命令であれば、情報Ｃ
を当該命令の処理をする命令プログラムの開始番地とし
て命令アドレスレジスタ２１に格納し、同時にこのアド
レスによって主記憶１の命令プログラム群格納分割１２
から命令を読み出す動作を起動し、この命令プログラム
の第１命令が命令バフファレジスタ２２に格納される．
さらに、情報ｂは、はじめの第２種の命令の命令カウン
タ２５の値（命令のアドレス）を命令カウンタ待避レジ
スタ２６へ格納することを指示するとともに、レジスタ
６を「１」にセットする。
ここで、第２図を用いて第１種．第２種の命令について
説明する。この図では、第１種の命令をＡｎ，第２種の
命令をＢｎで示している。ここまでの説明で、第２種の
命令Ｂ１によって、これを実行するための命令プログラ
ムＡ ａ −＊ Ａ ｂ −＊ Ａ ｃ−Ａｄの最初の
命令Ａａが命令バッファ２２に格納されていることにな
る。Ａａは第１種の命令であるので、さきに第１図を参
照しながら説明した通りに制御記憶４１上のマイクロプ
ログラムによって実現される。以下、Ａｂ−＋Ａｃも同
様である．Ａｄは第１種の命令であるが、第２種の命令
Ｂ１を実現するための命令プログラムの最後の命令であ
り、元のソフトウェアプログラムシーケンス上で８１の
次の命令Ａ３に戻るための役割を果たす。
説明する。この図では、第１種の命令をＡｎ，第２種の
命令をＢｎで示している。ここまでの説明で、第２種の
命令Ｂ１によって、これを実行するための命令プログラ
ムＡ ａ −＊ Ａ ｂ −＊ Ａ ｃ−Ａｄの最初の
命令Ａａが命令バッファ２２に格納されていることにな
る。Ａａは第１種の命令であるので、さきに第１図を参
照しながら説明した通りに制御記憶４１上のマイクロプ
ログラムによって実現される。以下、Ａｂ−＋Ａｃも同
様である．Ａｄは第１種の命令であるが、第２種の命令
Ｂ１を実現するための命令プログラムの最後の命令であ
り、元のソフトウェアプログラムシーケンス上で８１の
次の命令Ａ３に戻るための役割を果たす。
ここで、再び第１図を参照しながら命令Ａｄの動作を説
明する。命令Ａｄは命令カウンタ待避レジスタ２６に保
存される番地をベースにした相対分岐命令として定義さ
れる。まず、命令解析用メモリ３の出力Ｃによりレジス
タ６が「０」にリセフトされる。Ａｄは第１種のメモリ
であるので、さきに説明したように制御記憶４ｌ上のマ
イクロプログラムによって命令カウンタ待避レジスタ２
６に保持された第２図の命令Ｂ１の命令カウンタ値に、
前記相対分岐命令の変位として命令Ｂ１の命令語長を加
算することにより、分岐アドレス生成回路２３において
、命令シーケンス上命令Ｂ１の次の命令すなわち命令Ａ
３の命令アドレスが生成される。生成された命令アドレ
スは命令アドレスレジスタ２１に格納され、同時にこの
アドレスによって主記憶１のソフトウェアプログラム格
納部１１から命令を読み出す動作を起動し、この命令が
命令バッファレジスタ２２に格納される．以下逐次的に
ソフトウェアプログラム上の命令を実行していく．本実
施例は命令解析用メモリ３の出力によりレジスタ６のリ
セットを行なっているが、本発明はこれに限定すること
なく、例えばマイクロ命令によりレジスタ６のリセット
を行なってもかまわない． 以上の説明は、第２種の命令を実現するための命令プロ
グラムの実行開始と同時にレジスタ６をｒｌＪにセット
し、命令プログラムの実行終了を示す命令Ａｄの実行時
にレジスタ６をｒＯＪにリセットすることを除き、第３
図の従来装置の説明とまったく同じである． ここで、本実施例においてステップカウンタ５がいかに
更新されるかを説明する．まず、第２種の命令を実現す
るための命令プログラムを実行していない場合のステッ
プカウンタ５の更新を説明する。予め第１種命令を実現
するためのマイクロ命令プログラムの最後のステップに
は必ずステンプカウンタ更新マイクロ命令を記述してお
く．第１種命令を実現するためのマイクロ命令プログラ
ムの最後のステップを実行するときに、ステンプカウン
タ更新マイクロ命令が制御記憶４１からマイクロ命令レ
ジスタ４４に読み出されると、その内容はデコーダ４５
によりデコードされ、デコード信号ｄが「１」になる。
明する。命令Ａｄは命令カウンタ待避レジスタ２６に保
存される番地をベースにした相対分岐命令として定義さ
れる。まず、命令解析用メモリ３の出力Ｃによりレジス
タ６が「０」にリセフトされる。Ａｄは第１種のメモリ
であるので、さきに説明したように制御記憶４ｌ上のマ
イクロプログラムによって命令カウンタ待避レジスタ２
６に保持された第２図の命令Ｂ１の命令カウンタ値に、
前記相対分岐命令の変位として命令Ｂ１の命令語長を加
算することにより、分岐アドレス生成回路２３において
、命令シーケンス上命令Ｂ１の次の命令すなわち命令Ａ
３の命令アドレスが生成される。生成された命令アドレ
スは命令アドレスレジスタ２１に格納され、同時にこの
アドレスによって主記憶１のソフトウェアプログラム格
納部１１から命令を読み出す動作を起動し、この命令が
命令バッファレジスタ２２に格納される．以下逐次的に
ソフトウェアプログラム上の命令を実行していく．本実
施例は命令解析用メモリ３の出力によりレジスタ６のリ
セットを行なっているが、本発明はこれに限定すること
なく、例えばマイクロ命令によりレジスタ６のリセット
を行なってもかまわない． 以上の説明は、第２種の命令を実現するための命令プロ
グラムの実行開始と同時にレジスタ６をｒｌＪにセット
し、命令プログラムの実行終了を示す命令Ａｄの実行時
にレジスタ６をｒＯＪにリセットすることを除き、第３
図の従来装置の説明とまったく同じである． ここで、本実施例においてステップカウンタ５がいかに
更新されるかを説明する．まず、第２種の命令を実現す
るための命令プログラムを実行していない場合のステッ
プカウンタ５の更新を説明する。予め第１種命令を実現
するためのマイクロ命令プログラムの最後のステップに
は必ずステンプカウンタ更新マイクロ命令を記述してお
く．第１種命令を実現するためのマイクロ命令プログラ
ムの最後のステップを実行するときに、ステンプカウン
タ更新マイクロ命令が制御記憶４１からマイクロ命令レ
ジスタ４４に読み出されると、その内容はデコーダ４５
によりデコードされ、デコード信号ｄが「１」になる。
デコード信号ｄとレジスタ６の保持する値の否定との論
理積信号がステンプカウンタ５のカウントアンプ信号と
なっている。命令プログラムを実行していない場合はレ
ジスタ６はｒＯＪを保持するため、デコード信号が「１
」になったことにより、ステップカウンタ５が１カウン
トアップする．以上により、第１種命令を実現するため
のマイクロ命令プログラムの最後のステップを実行する
度にステンプカウンタ５が１カウントアップすることに
なり、実行したソフトウェア命令のステップ数を計測す
ることができる。
理積信号がステンプカウンタ５のカウントアンプ信号と
なっている。命令プログラムを実行していない場合はレ
ジスタ６はｒＯＪを保持するため、デコード信号が「１
」になったことにより、ステップカウンタ５が１カウン
トアップする．以上により、第１種命令を実現するため
のマイクロ命令プログラムの最後のステップを実行する
度にステンプカウンタ５が１カウントアップすることに
なり、実行したソフトウェア命令のステップ数を計測す
ることができる。
次に、第２種の命令を実行する場合のステップカウンタ
５の更新を説明する．第２種の命令の実行によりレジス
タ６が「１」にセットされ、命令プログラムへの分岐が
行なわれることについては既に説明した通りである。命
令プログラム実行中に、命令プログラムを構成する第１
種命令のマイクロ命令プログラムの最後のステップを実
行すると、ステップカウンタ更新マイクロ命令が制御記
憶４１からマイクロ命令レジスタ４４に読み出され、そ
の内容はデコーダ４５によりデコードされ、デコード信
号ｄが「１」になる。デコード信号ｄとレジスタ６の保
持する値の否定との論理積信号がステップカウンタ５０
カウントアップ信号となっている．命令プログラムを実
行中はレジスタ６は「１」を保持するため、デコード信
号ｄが「１」になっても、ステップカウンタ５はカウン
トアップしない。以上により、第２種命令を実現するた
めの命令プログラム実行中はステップカウンタ６のカウ
ントアップを抑止できる。
５の更新を説明する．第２種の命令の実行によりレジス
タ６が「１」にセットされ、命令プログラムへの分岐が
行なわれることについては既に説明した通りである。命
令プログラム実行中に、命令プログラムを構成する第１
種命令のマイクロ命令プログラムの最後のステップを実
行すると、ステップカウンタ更新マイクロ命令が制御記
憶４１からマイクロ命令レジスタ４４に読み出され、そ
の内容はデコーダ４５によりデコードされ、デコード信
号ｄが「１」になる。デコード信号ｄとレジスタ６の保
持する値の否定との論理積信号がステップカウンタ５０
カウントアップ信号となっている．命令プログラムを実
行中はレジスタ６は「１」を保持するため、デコード信
号ｄが「１」になっても、ステップカウンタ５はカウン
トアップしない。以上により、第２種命令を実現するた
めの命令プログラム実行中はステップカウンタ６のカウ
ントアップを抑止できる。
命令プログラム終了時には命令プログラムの最後の命令
でレジスタ６のリセットが行なわれ、元のソフトウェア
プログラムへの復帰が行なわれるのは既に説明した通り
である．その元のソフトウェアプログラムへの復帰を指
示する命令を実現するマイクロプログラム中でステップ
カウンタ更新マイクロ命令を実行することにより、次の
ようにステップカウンタ５の更新ができる。ステンプカ
ウンタ更新マイクロ命令が制御記憶４１からマイクロ命
令レジスタ４４に読み出されると、その内容はデコーダ
４５によりデコードされ、デコード信号ｄが「１」にな
る。デコード信号ｄとレジスタ６の保持する値の否定と
の論理積信号がステップカウンタ５のカウントアップ信
号となっている。
でレジスタ６のリセットが行なわれ、元のソフトウェア
プログラムへの復帰が行なわれるのは既に説明した通り
である．その元のソフトウェアプログラムへの復帰を指
示する命令を実現するマイクロプログラム中でステップ
カウンタ更新マイクロ命令を実行することにより、次の
ようにステップカウンタ５の更新ができる。ステンプカ
ウンタ更新マイクロ命令が制御記憶４１からマイクロ命
令レジスタ４４に読み出されると、その内容はデコーダ
４５によりデコードされ、デコード信号ｄが「１」にな
る。デコード信号ｄとレジスタ６の保持する値の否定と
の論理積信号がステップカウンタ５のカウントアップ信
号となっている。
レジスタ６は既にリセットされているため「０」を保持
し、デコード信号ｄが「１」になったことにより、ステ
ンプカウンタ５が１カウントアンプする．以上により、
第２種命令を実現するための命令プログラムの最後のス
テップを実行する度にステップカウンタ５が１カウント
アップすることになり、ソフトウェア命令のステップ数
を正しく計測することができる。
し、デコード信号ｄが「１」になったことにより、ステ
ンプカウンタ５が１カウントアンプする．以上により、
第２種命令を実現するための命令プログラムの最後のス
テップを実行する度にステップカウンタ５が１カウント
アップすることになり、ソフトウェア命令のステップ数
を正しく計測することができる。
なお、上記実施例では、ステ７プカウンタ５をカウント
アップする場合について示したが、本発明はこれに限ら
ず、ステンプカウンタ５に所定の初期値をセットしてカ
ウントダウンするようにしてもよい． 〔発明の効果〕 以上説明したように本発明は、第２種の命令を実現する
ための命令プログラムの実行開始と同時にレジスタをセ
ットし、命令プログラム実行終了を示す命令の実行時に
レジスタをリセットするようにしたことにより、第２種
命令を実現するための命令プログラム実行中はステフプ
カウンタのカウントアップを抑止できるので、水平型マ
イクロ命令の並列処理の効果が十分に発揮できる基本的
な命令である第１種の命令から，なる命令プログラムの
実行により第２種の命令を実現する情報処理装置におい
ても正しく実行命令ステップ数の測定ができる効果があ
り、ソフトウェアの性能解析、デバッグなどに有効であ
る。
アップする場合について示したが、本発明はこれに限ら
ず、ステンプカウンタ５に所定の初期値をセットしてカ
ウントダウンするようにしてもよい． 〔発明の効果〕 以上説明したように本発明は、第２種の命令を実現する
ための命令プログラムの実行開始と同時にレジスタをセ
ットし、命令プログラム実行終了を示す命令の実行時に
レジスタをリセットするようにしたことにより、第２種
命令を実現するための命令プログラム実行中はステフプ
カウンタのカウントアップを抑止できるので、水平型マ
イクロ命令の並列処理の効果が十分に発揮できる基本的
な命令である第１種の命令から，なる命令プログラムの
実行により第２種の命令を実現する情報処理装置におい
ても正しく実行命令ステップ数の測定ができる効果があ
り、ソフトウェアの性能解析、デバッグなどに有効であ
る。
第１図は本発明による情報処理装置の一実施例を示す系
統図、第２図は第１種命令，第２種命令を説明するため
の説明図、第３図は従来の情報処理装置を示す系統図で
ある． １・・・主記憶、２・・・命令フェフチ回路、３・・・
命令解析用メモリ、４・・・制御記憶回路、５・・・ス
テップカウンタ、６・・・レジスタ、１１・・・ソフト
ウェアプログラム格納部、１２・・・命令プログラム群
格納部、２１・・・命令アドレスレジスタ、２２・・・
命令バンファレジスタ、２３・・・分岐アドレス生成回
路、２４・・・逐次アドレス生成回路、２５・・・命令
カウンタ、２６・・・命令カウンタ待避レジスタ、４１
・・・制御記憶、４２・・・マイクロ命令シーケンサ、
４３・・・マイクロアドレスレジスタ、４４・・・マイ
クロ命令レジスタ、４５・・・デコーダ、２２１・・・
命令のオペランド部、２２２・・・命令の命令コード部
。 特許出願人 日本電気株式会社
統図、第２図は第１種命令，第２種命令を説明するため
の説明図、第３図は従来の情報処理装置を示す系統図で
ある． １・・・主記憶、２・・・命令フェフチ回路、３・・・
命令解析用メモリ、４・・・制御記憶回路、５・・・ス
テップカウンタ、６・・・レジスタ、１１・・・ソフト
ウェアプログラム格納部、１２・・・命令プログラム群
格納部、２１・・・命令アドレスレジスタ、２２・・・
命令バンファレジスタ、２３・・・分岐アドレス生成回
路、２４・・・逐次アドレス生成回路、２５・・・命令
カウンタ、２６・・・命令カウンタ待避レジスタ、４１
・・・制御記憶、４２・・・マイクロ命令シーケンサ、
４３・・・マイクロアドレスレジスタ、４４・・・マイ
クロ命令レジスタ、４５・・・デコーダ、２２１・・・
命令のオペランド部、２２２・・・命令の命令コード部
。 特許出願人 日本電気株式会社
Claims (1)
- 【特許請求の範囲】 制御記憶に格納されたマイクロプログラムにより制御さ
れる情報処理装置において、 制御記憶上のマイクロプログラムで実現される第１種の
命令、および前記第１種の命令で構成される命令プログ
ラムにより実現される第２種の命令を格納する主記憶と
、 前記第２種の命令を実現するための前記命令プログラム
の開始によりセットされ、前記命令プログラムの終了に
よりリセットされるレジスタと、前記レジスタがリセッ
ト状態である場合のみ、ソフトウェア命令を１ステップ
実行する度に１ずつ加算または減算される命令計数手段
とを備えたことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1059376A JP2536615B2 (ja) | 1989-03-10 | 1989-03-10 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1059376A JP2536615B2 (ja) | 1989-03-10 | 1989-03-10 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02236725A true JPH02236725A (ja) | 1990-09-19 |
| JP2536615B2 JP2536615B2 (ja) | 1996-09-18 |
Family
ID=13111502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1059376A Expired - Lifetime JP2536615B2 (ja) | 1989-03-10 | 1989-03-10 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2536615B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520071A (ja) * | 1991-07-15 | 1993-01-29 | Nec Ibaraki Ltd | レジスタ情報保護回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57209550A (en) * | 1981-06-19 | 1982-12-22 | Fujitsu Ltd | Calculating system for run step |
| JPH01134627A (ja) * | 1987-11-20 | 1989-05-26 | Nec Corp | マイクロプロセサの命令拡張方式 |
-
1989
- 1989-03-10 JP JP1059376A patent/JP2536615B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57209550A (en) * | 1981-06-19 | 1982-12-22 | Fujitsu Ltd | Calculating system for run step |
| JPH01134627A (ja) * | 1987-11-20 | 1989-05-26 | Nec Corp | マイクロプロセサの命令拡張方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520071A (ja) * | 1991-07-15 | 1993-01-29 | Nec Ibaraki Ltd | レジスタ情報保護回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2536615B2 (ja) | 1996-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6694427B1 (en) | Method system and apparatus for instruction tracing with out of order processors | |
| KR101404824B1 (ko) | 다중 코어 및 스레드를 위한 타임 스탬프 카운터(ｔｓｃ) 오프셋의 제어 | |
| KR100303712B1 (ko) | 파이프라인기계에서의어드레스파이프라인을위한방법및장치 | |
| TW201823972A (zh) | 向量產生指令 | |
| JPH01310441A (ja) | データ処理装置 | |
| US6681321B1 (en) | Method system and apparatus for instruction execution tracing with out of order processors | |
| JPH03233630A (ja) | 情報処理装置 | |
| US20080222400A1 (en) | Power Consumption of a Microprocessor Employing Speculative Performance Counting | |
| CN107870780A (zh) | 数据处理装置和方法 | |
| KR100983135B1 (ko) | 패킷의 의존성 명령을 그룹핑하여 실행하는 프로세서 및 방법 | |
| CN120066586A (zh) | 数据处理方法、装置、电子设备以及存储介质 | |
| JPH02236725A (ja) | 情報処理装置 | |
| JP2008299729A (ja) | プロセッサ | |
| JP2004078599A (ja) | 命令スケジューリングのシミュレーション方法とシミュレーションシステム | |
| US6880072B1 (en) | Pipelined processor and method using a profile register storing the return from exception address of an executed instruction supplied by an exception program counter chain for code profiling | |
| JP7481328B2 (ja) | トランザクショナル・メモリのための装置及びデータ処理方法 | |
| US11144238B1 (en) | Background processing during remote memory access | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JPH1173301A (ja) | 情報処理装置 | |
| CN118642759A (zh) | 指令执行方法、装置、计算机设备、可读存储介质和程序产品 | |
| JPS62219128A (ja) | デ−タ処理装置 | |
| JPH01310440A (ja) | データ処理装置 | |
| JPH05233288A (ja) | 情報処理装置 | |
| JPH04102921A (ja) | 情報処理装置 | |
| JPH04130925A (ja) | 情報処理装置 |