JPH02236785A

JPH02236785A - 画像信号処理装置

Info

Publication number: JPH02236785A
Application number: JP5909089A
Authority: JP
Inventors: Takashi Nibu; 丹生　昂
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 1989-03-10
Filing date: 1989-03-10
Publication date: 1990-09-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は画像信号処理装置に関し、更に詳しくは高速処
理が可能な画像信号処理装置に関する。

（発明の背景）従来の画像信号処理装置において、入力信号を直接順次
処理していく方式（リアルタイム処理）が一般的であっ
た。そして、これらは通常フィードバックがかけられて
いなかった。

第４図はこの様な構成の従来例を示す構成図である。こ
の図において、１は第１番目の処理を行う第１ブロック
、２は第２番目の処理を行う第２ブロック、３は第ｉ番
目の処理を行う第ｉブロック、４は第ｎ番目の処理を行
う第ｎブロックである。

また、これ以外に、回路構成がＩ雑であって、個々のブ
ロックが互いに絡み合っていてシステム内の個々の機能
が別々のハードウエアで構成されている装置を以下に示
す。

第５図はこの様な構成の一般的な従来例を示す構成図で
ある。この図において、１１は画像入力に対し帯域圧縮
を行う帯域圧縮回路、１２は画像入力信号の色彩を変換
（写真的マスキングに相当する一次の色修正計算処理）
する一次色変換回路、１３は色彩の各成分からからグレ
ー成分を抜き取り黒を発生する黒発生回路、１４は希望
する色相の量を調節するための二次色変換回路、１５は
下色除去（ＵＣＲ）を行うＵＣＲ回路、１６はシャープ
ネスを向上させるためのＵＳＭ回路、１７はハイライト
からシャドーにかけての調子の変化を調節するグラデー
ション回路である。

（発明が解決しようとする課題）以上のように、信号ブロック（それぞれの信号処理を行
う回路ブロック）が個々別々にあるため、部品点数が多
く、装置が大きくなるという欠点がある。

また、部品点数の増大にともなって、組み立て及び調整
上の信頼性の向上も困難になる。

第６図は先に示した第５図を回路部品として見た場合の
構成を示した説明図である。同一の部分には同一番号を
付し、説明は省略する。図において、ＬＵＴはルックア
ップテーブルからなる回路ブロック、ＭＡは演算器から
なる回路ブロックを表している。このように、各ブロッ
クが複雑に絡んでおり、複雑化，コストアップ、そして
信頼性の低下を避けることができなかった。

本発明は上記した問題点に鑑みてなされたちので、その
Ｉｌｌ的とするところは、個々のブロックを共通化，一
体化することにより小形軽量化に適した画像信号処理装
置を実現することにある。

（課題を解決するための手段）上記課題を解決する本発明は、画像信号処理のためのル
ックアップテーブルを構成する単一のメモリと、画像信
号処理のための演算を行う演算手段と、前記メモリと前
記演算手段とのそれぞれの出力と入力とを接続するフィ
ードバック手段とを備え、このフィードバック手段を介
し、前記メモリと前記演算手段とで複数回のループ処理
による画像信号処理を行うよう構成したことを特徴とす
ることを特徴とするものである。

（作用）本発明の画像信号処理装置において、フィードバック手
段を介し、メモリと演算手段とで複数回のループ処理に
よる画像信号処理が行われる。

（実施例）以下図面を参照して、本発明の実施例を詳細に説明する
。

第１図は本発明の一実施例の構成例を示す構成図である
。図において、２０は大容量メモリルックアップテーブ
ル（以下、単にルックアップテーブルという）である。

このルックアップテーブル２０は、ＮＭＡＸ回のＬＵＴ
処理が可能な単一の大容量メモリで構成されている。そ
して、このルックアップテーブル２０は、帯域圧縮，Ｕ
ＳＭ，　グラデーションの各処理を行う部分が一体化さ
れている。そして、外部からアドレス指定，データＩ／
Ｏ，Ｒ／Ｗが可能になっている。

２１は演算器である。この演算器２１は、Ｎ　　ＩＭＡ
Ｘ回の演算（加減乗除と比較演算）が可能な演算器であ
る。そして、この演算器２１は、一次色変換，二次色変
換，黒発生，ＵＣＲ，ＵＳＭの各処理を行う部分が共通
化，一体化されている。

Ａ，ＲＥＧはメモリアドレス指定のためのアドレスレジ
スタ、Ｉ．ＲＥＧは画像入力のための入力レジスタ、Ｄ
，ＲＥＧはメモリデータを双方向に通過させるための双
方向データレジスタ、０．ＲＥＧは画像出力のため゛の
出力レジスタ、Ｏ．ＢＤは一方向にバスを駆動する一方
向バスドライバ、Ｙ．ＲＥＧは演算器２１のＹ入力のた
めのＹレジスタ、Ｂ．ＢＤは双方向にバスを駆動する両
方向バスドライバである。ＦＢ，ＲＥＧはフィードバッ
クのためのフィードバックレジスタであり、このフィー
ドバックレジスタＦＢ．ＲＥＧによりＮＭＡＸ回のフィ
ードバックが行われる。ＩＸ．ＢＤは演算器２１のＸ入
力のためのＸ人カバスドライバ、ＦＢ．ＢＤはフィード
バックのためのフィードバックバスドライバ、ＡＤＣ．
ＢＤはアドレスＣＴＲバスドライバである。

そして、ルックアップテーブル２０と演算器２１とは全
体として、フィードバックバスＦＢ．ＢＵＳによりフィ
ードバックループが形成されている。

以下、本実施例の動作を説明する。単一の人容量のルッ
クアップテーブル２０は、外部よりアドレスレジスタＡ
．ＲＥＧにより、メモリの内部データを読み書きできる
構造となっている。一度、ある画像入力に対しての信号
処理変換カーブが設定されると、アドレス及びデータＩ
／Ｏのゲートが閉ざされ、Ｉ．ＲＥＧに対するＯ，ＲＥ
Ｇ処理モードへ切り換えられる。一般に■→０の処理は
単一であって、その関数を【ｉとすると、０＝ｆ　ｉ　
　（Ｉ　ｔ＋　）ここで、Ｉｔ＋はある時刻ｔ，に於ける画素情報で表現される。

この信号処理方式では、ある画素情報Ｉｔ＋のｔ１から
ｔ１＋１までのｔ１。１−ｔ．−ΔＴをＮ等分した時間
Δｔを設定すると、 Δｔ一ΔＴ／Ｎ　　となり、このΔｔをルックアップテ
ーブル２０及び演算器２１の処理時間の最小単位とする
。

そして、Ｎ回演算（ｆ＋，ｆ２＋　・・・，ｆＮ）をΔ
Ｔ時間内に実現させるため、ｆｉの入出力間にＦＢ．Ｒ
ＥＧを挿入してループ処理を実行してＯを得るには、次
の式となる。

０＝　ｆ　Ｎ　　（　ｆ　Ｎ−１・・・ｆ＋　　（Ｉｔ
＋）・・・））このようにして、入力Ｉｔ，に対してＮ
回のｆ，，ｆ２，・・・，ｆＮ演算処理をΔτ間に実行
する。

第２図はフィードバック処理によりＮ回の処理を行う際
の処理の様子を模式的に示したタイムチャートである。

図において、画素（ｉ．　　ｊ）と画素（ｉ＋１，ｊ）
の区間を中心に示している。例えば、１番目の処理とし
て、帯域圧縮処理をＬＵＴ．２０で行う。

そして、ＬＵＴ２０の出力データをフィードバックバス
ＦＢ．ＢＵＳを介してＭＡ２１に戻し、２番目の処理と
して第１次色変換処理をＭＡ２１で行う。次に、ＭＡ２
１の出力データをフィードバックバスＦＢ，ＢＵＳを介
して再びＭＡ２１に戻し、３番目の処理として第２次色
変換処理をＭＡ２１で行う。そして、この様な処理を繰
り返し、最後にＮ番目の処理としてグラデーション処理
をＬＵＴ２０で行う。このように、一連のＮ回の処理を
１画素の期間内にフィードバックによるループ処理で行
うことで、回路構成を極めて簡単にすることかできる。

第３図は第１図に示した回路の動作時の各部の状態の一
例を示したタイムチャートである。図において、（ア）
は水平走査線が垂直方向に何番目であるかを示している
。（イ）は水平同期信号Ｈ．Ｓｙｎｃを示している。（
ウ）は画素信号を示しており、ここでは一水早期間内に
ｎ個の画素が存在している場合を示している。そして、
このｎ個の画素のうち、ｉ番目の画素のときの状態を（
工）以下に拡大して示す。（工）はスキャン信号であり
、このスキャン信号がハイレベルの時にスキャンが行わ
れている。（オ）は上記（ウ）に示した画素信号を拡大
したものである。従って、この画素は（ｉ，　　ｊ）番
目（水平方向に１番目，垂直方向にｊ番目）である。（
力）は入力レジスタ■．ＲＥＧの状態であり、（キ）は
Ｘ人カバスドライバＩＸ．ＢＤの状態を示している。（
ク）はＬＵＴ２０のメモリ出力の状態、（ケ）はフィー
ドバックレジスタＦＢ，ＲＥＧの状態、（コ）はフィー
ドバックバスドライバＦＢ，ＢＤの状態、（サ）はアド
レスＣＴＲハスドライバＡＤＣ，ＢＤの状態、（シ）は
ＹレジスタＹ，ＲＥＧの状態、（ス）はＭＡ２１出力の
状態、（セ）は出力レジスタＯ．ＲＥＧの状態、（ソ）
は装置全体としてどの様な状態（モード）にあるかを示
している。

すなわち、ＩＸ．ＢＤがローレベルになりデータの入力
が行われると、ＬＵＴ２０により処理が行われる。この
時、フィードバックバスドライバＦＢ，ＢＤが通過状態
になっているので、フィードバックループを形成し、３
回の処理（ＬＯＧ変換，ＨＬ−ＳＤセットアップ，予Ｑ
）が行われる。

そして、同様にＭＡ２１でも３回の処理（一次色変換，
一次力ラースプリツタ，二次カラースプリッタ）が行わ
れる。そして再び、ＬＵＴ２０でも３回の処理（リミッ
タ，レベル調整，予備）が行われる。そして、同様にＭ
Ａ２１でも３回の処理（二次色変換，ＵＣＲ−ＵＣＡ，
色合成）が行われる。そして最後に、ＬＵＴ２０で３回
の処理（グラデーション，ドットアウト，ビット変換）
が行われる。ここで、出力レジスタ０．ＲＥＧが通過状
態になり、処理されたデータが画像出力として外部に出
力される。

以上の説明では、１５回の処理を行ったが、フィードバ
ックルーブ処理によっているので、回路としてはＬＵＴ
２０，ＭＡ２１，フィードバックバスによって構成する
ことができる。尚、この処理回数並びに処理内容は上記
説明に限定されるものではない。

（発明の効果）以上詳細に説明したように、本発明では、ルックアップ
テーブルと演算器とフィードバック用のバスを使用し、
１画素についての信号処理をフィードバックルーブ処理
で行うようにした。このため、個々のブロックを共通化
，一体化することにより小形軽量化に適した画像信号処
理装置実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す構成図、第２図
は本発明の信号処理の様子を示す説明図、第３図は第１
図に示した回路の動作状態を示すタイムチャート、第４
図は従来の画像信号処理装置の概略構成を示す構成図、
第５図は従来の画像信号処理装置の別の例を示す構成図
、第６図は第５図に示した画像信号処理装置を機能的に
示した説明図である。１・・・第１ブロック　　　２・・・第２ブロック３・
・・第ｉブロック　　　４・・・第ｎブロック１１・・
・帯域圧縮回路　　１２・・・一次色変換回路１３・・
・黒発生回路　　　１４・・・二次色変換回路１５・・
・ＵＣＲ回路　　゜　１６・・・ＵＳＭ回路１７・・・
グラデーション回路２０・・・大容量メモリルックアップテーブル２１・・
・演算器

Claims

【特許請求の範囲】画像信号処理のためのルックアップテーブルを構成する
単一のメモリと、画像信号処理のための演算を行う演算手段と、前記メモ
リと前記演算手段とのそれぞれの出力と入力とを接続す
るフィードバック手段とを備え、このフィードバック手
段を介し、前記メモリと前記演算手段とで複数回のルー
プ処理による画像信号処理を行うよう構成したことを特
徴とする画像信号処理装置。