JPH02237032A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH02237032A
JPH02237032A JP5605089A JP5605089A JPH02237032A JP H02237032 A JPH02237032 A JP H02237032A JP 5605089 A JP5605089 A JP 5605089A JP 5605089 A JP5605089 A JP 5605089A JP H02237032 A JPH02237032 A JP H02237032A
Authority
JP
Japan
Prior art keywords
layer
gettering
semiconductor
forming
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5605089A
Other languages
Japanese (ja)
Inventor
Hitoshi Hasegawa
長谷川 斉
Takaharu Nawata
名和田 隆治
Hiroshi Kaneda
寛 金田
Ude Suzuki
腕 鈴木
Yoshimi Shirakawa
良美 白川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5605089A priority Critical patent/JPH02237032A/en
Publication of JPH02237032A publication Critical patent/JPH02237032A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To form a device region developing the least crystalline defect for bearing the excellent characteristics by a method wherein one conductivity type impurity diffused layer is formed on the surface of the first semiconductor substrate; gettering windows are selectively made in the part of the insulating film (impurity diffused layer); and then the device is formed in the second semiconductor layer in the same conductivity as that of the impurity diffused layer. CONSTITUTION:A polysilicon layer 12 is formed e.g. on the first p type silicon wafer 11 and then p<+> type layer 13 is formed by ion-implanting boron. The polysilicon layer 12 is selectively etched away to leave the polysilicon making gettering windows 14 but at this time, a p<+> type impurity diffused layer 13a is left without being etched away on the surface of the silicon wafer 11. Next, the whole surface is coated with a spin on glass(SOG) 15 by flattening process and then the SOG 15 on the silicon wafer 11 is heat-treated for flattering and thinning processes to form the second silicon layer 16 for device formation. Finally, a specified device 18 is formed in the region encircled by SiO2 layers 17 and connecting to the gettering windows 14. Through these procedures, any crystalline defect can be obviated to enhance the device characteristics.

Description

【発明の詳細な説明】 〔概要〕 半導体装置およびその製造方法、特に接着技術によるシ
リコン・オン・インシュレータ(SOI)基板の製造方
法に関し、 従来の接着技術によるSo1基板にデバイスを形成する
プロセスにおいて発生する結晶欠陥をゲッタリングする
,ことのできるSOI構造およびかかる構造を形成する
方法を提供することを目的とし、接着により形成するシ
リコン・オン・インシュレータ構造において、第1の半
導体基板の表面は一導電型の不純物拡散層であり、該不
純物拡散層上には絶縁膜の一部にそれと平坦に半導体の
ゲッタリング窓が選択的に設けられ、絶縁膜上に接着さ
れた前記不純物拡散層と同導電型の第2の半導体層にデ
バイスが形成されてなることを特徴とする半導体装置と
、第1の半導体基板上に半導体層を形成し、該半導体層
を通し一導電型の不純物を拡散して該半導体基板の表面
に不純物拡散層を形成する工程、該半導体層を選択的に
絶縁膜(15)を形成したゲッタリング窓と平坦に絶縁
膜を形成する工程、および該絶縁膜上に第2の半導体層
を形成し、前記ゲッタリング窓につながり、かつ、素子
分離層で囲まれる該半導体層内にデバイスを形成する工
程を含むことを特徴とする半導体装置の製造方法を含み
構成する. 〔産業上の利用分野〕 本発明は半導体装置およびその製造方法、特に接着技術
によるシリコン・オン・インシュレータ(501)基板
の製造方法に関する。
[Detailed Description of the Invention] [Summary] Regarding a semiconductor device and its manufacturing method, particularly a method of manufacturing a silicon-on-insulator (SOI) substrate using an adhesive technology, this problem occurs in the process of forming a device on an SO1 substrate using a conventional adhesive technology. In a silicon-on-insulator structure formed by adhesion, the surface of a first semiconductor substrate is one conductive. A type of impurity diffusion layer, on which a semiconductor gettering window is selectively provided on a part of the insulating film and flat with it, and has the same conductivity as the impurity diffusion layer bonded on the insulating film. A semiconductor device is characterized in that a device is formed on a second semiconductor layer of a mold, and a semiconductor layer is formed on a first semiconductor substrate, and an impurity of one conductivity type is diffused through the semiconductor layer. forming an impurity diffusion layer on the surface of the semiconductor substrate; forming an insulating film on the semiconductor layer to be flat with the gettering window where the insulating film (15) is selectively formed; and forming a second insulating film on the insulating film. A method for manufacturing a semiconductor device comprising the steps of: forming a semiconductor layer, and forming a device in the semiconductor layer connected to the gettering window and surrounded by an element isolation layer. [Industrial Application Field] The present invention relates to a semiconductor device and a method for manufacturing the same, and particularly to a method for manufacturing a silicon-on-insulator (501) substrate using adhesive technology.

〔従来の技術〕[Conventional technology]

接着技術によるSOI基板は、良好な結晶方位と界面特
性から、ラッチアップがなく、耐放射線能に優れ、デバ
イス作成層の薄膜化により高速LSI、VLSIに適し
たものとして着目されている。現在のLSIは高集積化
とともに高速性が強く要求されているもので、この要請
を満たすものとしてSOIデバイスが提案され、これに
使用するSO1基板(ウエハ)を実現する有効な手段と
して接着技術によるSO!基板が研究されている。
SOI substrates manufactured using adhesive technology are attracting attention as being suitable for high-speed LSIs and VLSIs because of their good crystal orientation and interface characteristics, which prevent latch-up, have excellent radiation resistance, and allow thin device fabrication layers. Current LSIs are strongly required to have high integration and high speed. SOI devices have been proposed to meet these demands, and bonding technology is an effective means of realizing SO1 substrates (wafers) used in these devices. SO! The substrate is being studied.

また上記した技術によると、デバイス領域を形成する半
導体層において薄膜化が行えるので、リーク電流の低減
化が実現され、高温動作時での性能向上が期待されてい
る.さらには、従来のLSIプロセス、デバイス技術が
ほとんどすべてそのま一使用することが可能であるとい
う利点もある。
Furthermore, according to the above-mentioned technology, it is possible to reduce the thickness of the semiconductor layer that forms the device region, which reduces leakage current and is expected to improve performance during high-temperature operation. Another advantage is that almost all conventional LSI processes and device technologies can be used as is.

なお、従来の接着によるSOI基板は、表面を酸化した
ウエハを単に接着することによって作られてきた. 第3図は従来の接着によるSo1基板の形成方法を説明
する断面図で、先ず、同図(a)に示されるように、第
1のシリコンウエハ31に、表面にSin.膜33が形
成された第2のシリコンウエハ32を、Sing膜33
が第1のシリコンウエハ31に接する状態で接着する. 次に、同図Φ)に示される如く第2のシリコンウエハ3
2をSin.膜33の形成されていない背面から研磨し
て、例えばlOμm程度の厚さのデバイス形成頷域とな
るシリコン層34を残す。なお同図中、36は絶縁膜で
ある. 続いて、同図(C)に示される如くシリコン層34に所
望のデバイス35(例えばMOS }ランジスタ)を形
成してきた。
Note that conventional bonded SOI substrates have been made by simply bonding wafers whose surfaces have been oxidized. FIG. 3 is a cross-sectional view illustrating a conventional method for forming a So1 substrate by adhesion. First, as shown in FIG. 3(a), a first silicon wafer 31 is coated with a Sin. The second silicon wafer 32 on which the film 33 is formed is coated with a Sing film 33.
is bonded in contact with the first silicon wafer 31. Next, as shown in Φ) in the same figure, the second silicon wafer 3 is
2 to Sin. The back surface where the film 33 is not formed is polished to leave a silicon layer 34 having a thickness of, for example, about 10 μm and serving as a device formation area. Note that in the figure, 36 is an insulating film. Subsequently, a desired device 35 (for example, a MOS transistor) is formed on the silicon layer 34, as shown in FIG. 3C.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

現在、大規模なICを製造するに際しては、材料のもつ
内因的な不純物、欠陥、さらにプロセス処?中に誘起、
導入される欠陥を効率良く除去しもしくは消去する必要
がある。これには、イントリンシックゲッタリング(I
G)と呼称される欠陥のゲッタリングが有効であり、ゲ
ッタリングは゜例えば熱処理によってなされている。
Currently, when manufacturing large-scale ICs, we have to deal with intrinsic impurities and defects in the materials, as well as process problems. induced during,
It is necessary to efficiently remove or erase introduced defects. This involves intrinsic gettering (I
Gettering of defects called G) is effective, and gettering is performed by heat treatment, for example.

従来技術によるSo1基板はデバイス領域の製作前に行
うため、結晶欠陥低減化すなわちゲッタリングはデバイ
ス製作前に行われる。そこで、デバイス製作途中での結
晶欠陥の発生があっても、第3図に示されるSin.膜
33がいわばバッファ−となってそれに対して有効なゲ
ッタリングが行えないために、か一る結晶欠陥がデバイ
ス特性の劣化をもたらす問題がある。
Since the So1 substrate according to the prior art is performed before the device region is manufactured, crystal defect reduction, that is, gettering is performed before the device manufacturing. Therefore, even if crystal defects occur during device fabrication, the Sin. Since the film 33 acts as a so-called buffer and effective gettering cannot be performed on it, there is a problem in that any crystal defects cause deterioration of device characteristics.

再び第3図(C)を参照すると、デバイス形成領域であ
るシリコン層34は、下地のSiO■膜33によって下
のシリコンウエハ31から完全に分離されている。
Referring again to FIG. 3(C), the silicon layer 34, which is the device formation region, is completely separated from the underlying silicon wafer 31 by the underlying SiO2 film 33.

このため、デバイス形成時での結晶欠陥発生に対しては
、デバイス形成プロセス条件に制限された範囲でしかゲ
ッタリング処理が行えない。例えば、イントリンシック
ゲッタリング(IG)では、高温、長時間での熱処理が
必要で、デバイス形成プロセスとの釣合い(マッチング
)はとれない。この意味で、デバイス形成による結晶欠
陥発生に対しては、従来のSol構造では欠陥低減化が
困難であり、デバイス特性の劣化を招いている。
For this reason, for the occurrence of crystal defects during device formation, gettering processing can only be performed within a range limited by the device formation process conditions. For example, intrinsic gettering (IG) requires heat treatment at high temperatures and for a long period of time, which cannot be matched with the device formation process. In this sense, it is difficult to reduce crystal defects caused by device formation in the conventional Sol structure, leading to deterioration of device characteristics.

そこで本発明は、従来の接着技術によるSO1基板にデ
バイスを形成するプロセスにおいて発生する結晶欠陥を
ゲッタリソグすることのできるSOI構造およびかかる
構造を形成する方法を提供することを目的とする. 〔課題を解決するための手段〕 上記課題は、接着により形成するシリコン・オン・イン
シュレータ構造において、第1の半導体基板の表面は一
導電型の不純物拡散層であり、該不純物拡散層上には絶
縁膜の一部にそれと平坦に半導体のゲッタリング窓が選
択的に設けられ、絶縁膜上に接着された前記不純物拡散
層と同導電型の第2の半導体層にデバイスが形成されて
なることを特徴とする半導体装置と第1の半導体基板上
に半導体層を形成し、該半導体層を通し一導電型の不純
物を拡散して該ウエハの表面に不純物拡散層を形成する
工程、該半導体層を選択的に絶縁膜(15)を形成した
ゲッタリング窓と平坦に絶縁膜を形成する工程、および
該絶縁膜上に第2の半導体層を形成し、前記ゲッタリン
グ窓につながり、かつ、素子分離層で囲まれる該半導体
層内にデバイスを形成する工程を含むことを特徴とする
半導体装置の製造方法によって解決される。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an SOI structure that can getter-isolate crystal defects that occur in the process of forming devices on an SO1 substrate using conventional bonding techniques, and a method for forming such a structure. [Means for solving the problem] The above problem is that in the silicon-on-insulator structure formed by adhesion, the surface of the first semiconductor substrate is an impurity diffusion layer of one conductivity type, and the impurity diffusion layer is formed on the impurity diffusion layer. A semiconductor gettering window is selectively provided in a part of the insulating film and flat with it, and a device is formed in a second semiconductor layer of the same conductivity type as the impurity diffusion layer bonded on the insulating film. A semiconductor device characterized by: forming a semiconductor layer on a first semiconductor substrate; diffusing an impurity of one conductivity type through the semiconductor layer to form an impurity diffusion layer on the surface of the wafer; forming an insulating film flat with the gettering window in which the insulating film (15) is selectively formed, and forming a second semiconductor layer on the insulating film, connected to the gettering window and forming an element. The problem is solved by a method for manufacturing a semiconductor device, which includes a step of forming a device in the semiconductor layer surrounded by a separation layer.

〔作用〕[Effect]

半導体中での結晶欠陥はメタルなどの不純物によって発
生するので、このメタル汚染をデバイス活性領域で取り
除《ことがデバイス特性向上に有効な要因として挙げら
れる。これらのメタル不純物は結晶欠陥のあるところに
より集まり易い特性があるので、デバイス形成領域とは
別に結晶欠陥のあるところを設けてやればよいことに着
目した。
Crystal defects in semiconductors are caused by impurities such as metal, so removing this metal contamination from the device active region is an effective factor in improving device characteristics. Since these metal impurities have the characteristic of being more likely to gather in areas where there are crystal defects, we focused on the fact that it is sufficient to provide areas where there are crystal defects apart from the device formation region.

そのためには、p型シリコン基板に高濃度(N=10 
” / cd程度)のボロンドープによるp型領域を?
成することでゲッタリングを行なう (応用物理学会1
988秋季Na7a−X−5)。このようなp+領域3
7を第2図に示されるようにSing膜33の下に形成
しておき、次いでこのSiOz膜33の一部に窓を開け
、そこに多結晶シリコン(ポリシリコン)38を埋め込
むことにより、デバイス形成領域であるシリコン層34
でのメタル汚染のゲッタリングを行なう。
For this purpose, a high concentration (N=10
” / cd) p-type region by boron doping?
Gettering is performed by
988 Autumn Na7a-X-5). Such p+ region 3
7 is formed under the Sing film 33 as shown in FIG. Silicon layer 34 which is a formation region
gettering of metal contamination.

すなわち本発明は、Sol構造のSiO■膜の一部に、
下地のシリコンウエハとデバイス形成領域とがつながる
ようなシリコン領域(ポリシリコンを埋め込んだ領域)
を形成することによって、デバイス製作過程で発生しま
た存在していた欠陥またはメタル不純物をゲッタリング
するもので、これによって結晶欠陥の少ないデバイス領
域が形成され、良好な特性を得ることができる。
That is, in the present invention, in a part of the SiO film having the Sol structure,
Silicon area (region where polysilicon is embedded) where the underlying silicon wafer and device formation area are connected
By forming this, defects or metal impurities generated or present during the device fabrication process are gettered, thereby forming a device region with few crystal defects and achieving good characteristics.

〔実施例〕 以下、本発明を図示の実施例により具体的に説明する。〔Example〕 Hereinafter, the present invention will be specifically explained with reference to illustrated embodiments.

第1図に本発明実施例を断面図で示す。FIG. 1 shows a cross-sectional view of an embodiment of the present invention.

第1図(a)参照: デバイス形成半導体層を貼り付ける半導体基板を用意す
る。基板としては、例えば、p型、lOΩ・1の第1の
シリコンウエハl1に半導体層、すなわちポリシリコン
層12を1μmの厚さに例えばCVD法で形成する。次
の工程で半導体基板に貼り付けるシリコンウエハをp型
のものとするとき、同じ導電型(p型)のボロンのイオ
ン注入によって同図に斜線を付して示す1019/cJ
程度の濃度のP゛層13を形成する。
See FIG. 1(a): A semiconductor substrate to which a device-forming semiconductor layer is attached is prepared. As a substrate, a semiconductor layer, that is, a polysilicon layer 12 is formed to a thickness of 1 μm on a first silicon wafer l1 of, for example, p-type, lOΩ·1, by, for example, the CVD method. When the silicon wafer to be attached to the semiconductor substrate in the next step is made to be of p-type, boron ions of the same conductivity type (p-type) are implanted into 1019/cJ shown with diagonal lines in the figure.
A P layer 13 having a concentration of about 100% is formed.

第1図(b)参照: ポリシリコンJlil2を選択的に絶縁膜(15)を、
ゲッタリング窓14となるポリシリコンを残す。4のと
き、シリコンウエハ11の表面にはp+の不純物拡散層
13aがエッチングされずに残る。次いで、全面にスピ
ンコートにより絶縁膜となるスピン・オン・グラス(S
OG) 15を2μm塗布し、平坦化を行う。この平坦
化は、SOGが乾燥した後に、ゲッタリング窓14とな
るポリシリコンが露出するまで研磨することによってな
す。
Refer to FIG. 1(b): Selectively form an insulating film (15) on the polysilicon Jlil2.
The polysilicon that will become the gettering window 14 is left. 4, the p+ impurity diffusion layer 13a remains on the surface of the silicon wafer 11 without being etched. Next, spin-on glass (S), which becomes an insulating film, is applied by spin coating the entire surface.
OG) 15 is applied to a thickness of 2 μm and flattened. This planarization is performed by polishing the SOG after it dries until the polysilicon that will become the gettering window 14 is exposed.

?1図(C)参照: デバイス形成用のP型の第2の半導体層としてシリコン
ウエハを貼り合わせ、1000℃、30分熱処理をなし
、このシリコンウエハを0.5μmの厚さにまで研磨し
、平坦化、薄膜化を行なってデバイス形成用の第2のシ
リコンN16を形成する。
? See Figure 1 (C): A silicon wafer is bonded together as a P-type second semiconductor layer for device formation, heat treated at 1000°C for 30 minutes, and this silicon wafer is polished to a thickness of 0.5 μm. Planarization and thinning are performed to form second silicon N16 for device formation.

第1図(d)参照: 例えば選択酸化法で素子分離用のSiOJ!17をシリ
コン層l6に形成する.シリコン層16は0.5μm程
度の厚さのものであるので、SiO■M17の形成に特
に問題はない。次いで、SiO■層l7で囲まれ、かつ
、ゲッタリング窓14につながる領域内に所望のデバイ
スl8を形成する. か一る構造のSOIにおいては、デバイス18の製造プ
ロセスにおいて発生する欠陥およびシリコンJil6に
もともと存在していた欠陥は、ポリシリコンのゲッタリ
ング窓14を通ってシリコンウエハ11の表面のp゛型
の不純物拡散層13aでゲッタリングされ、特性の良い
デバイス18が形成されるのである. 〔発明の効果〕 以上のように本発明によれば、SOI構造におけるメタ
ル不純物などに起因する欠陥のゲッタリングがデバイス
形成中に行われ、これによって従来のSOI構造でのデ
バイス製作過程での結晶欠陥発生および既に存在してい
た欠陥をも同時に除去することができ、デバイス特性向
上が成し遂げられるのである。
See Figure 1(d): For example, SiOJ for element isolation using selective oxidation! 17 is formed on the silicon layer l6. Since the silicon layer 16 has a thickness of about 0.5 .mu.m, there is no particular problem in forming the SiO2M layer 17. Next, a desired device 18 is formed in a region surrounded by the SiO2 layer 17 and connected to the gettering window 14. In the SOI with one structure, defects generated in the manufacturing process of the device 18 and defects originally existing in the silicon Jil 6 pass through the gettering window 14 of polysilicon to the p-type on the surface of the silicon wafer 11. The impurity is gettered in the impurity diffusion layer 13a, and a device 18 with good characteristics is formed. [Effects of the Invention] As described above, according to the present invention, gettering of defects caused by metal impurities in the SOI structure is performed during device formation, and as a result, gettering of defects caused by metal impurities in the SOI structure is performed, and as a result, gettering of defects caused by metal impurities etc. in the SOI structure is performed. It is possible to simultaneously remove defects that have occurred and those that already existed, thereby improving device characteristics.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)〜(d)は本発明実施例断面図、第2図は
本発明の原理を説明する断面図、第3図(a)〜(C)
は従来例断面図である。 図中、 11は第1のシリコンウエハ(半導体基板)、12はポ
リシリコン層(半導体N)、 13はp0層、 13aはp+型の不純物拡散層、 14はゲッタリング窓、 15はスピン・オン・グラス、 16は第2のシリコン層(半導体層)、17はSing
層(素子分離層)、 18はデバイス を示す.
Figures 1 (a) to (d) are cross-sectional views of embodiments of the present invention, Figure 2 is a cross-sectional view explaining the principle of the present invention, and Figures 3 (a) to (C).
is a sectional view of a conventional example. In the figure, 11 is a first silicon wafer (semiconductor substrate), 12 is a polysilicon layer (semiconductor N), 13 is a p0 layer, 13a is a p+ type impurity diffusion layer, 14 is a gettering window, and 15 is a spin-on layer.・Glass, 16 is the second silicon layer (semiconductor layer), 17 is Sing
layer (element isolation layer), 18 indicates a device.

Claims (2)

【特許請求の範囲】[Claims] (1)接着により形成するシリコン・オン・インシュレ
ータ構造において、 第1の半導体基板(11)の表面は一導電型の不純物拡
散層(13a)であり、 該不純物拡散層(13a)上には絶縁膜(15)の一部
にそれと平坦に半導体のゲッタリング窓(14)が選択
的に設けられ、 絶縁膜(15)上に接着された前記不純物拡散層(13
a)と同導電型の第2の半導体層(16)にデバイス(
18)が形成されてなることを特徴とする半導体装置。
(1) In the silicon-on-insulator structure formed by adhesion, the surface of the first semiconductor substrate (11) is an impurity diffusion layer (13a) of one conductivity type, and an insulating layer is formed on the impurity diffusion layer (13a). A semiconductor gettering window (14) is selectively provided in a part of the film (15) and flat with it, and the impurity diffusion layer (13) is bonded on the insulating film (15).
A device (
18) A semiconductor device comprising:
(2)第1の半導体基板(11)上に半導体層(12)
を形成し、該半導体層(12)を通し一導電型の不純物
を拡散して該半導体基板(11)の表面に不純物拡散層
該半導体層(12)を選択的にエッチングして形成した
ゲッタリング窓(14)と平坦に絶縁膜(15)を形成
する工程、および 該絶縁膜上に第2の半導体層(16)を形成し、前記ゲ
ッタリング窓(14)につながり、かつ、素子分離層(
17)で囲まれる該半導体層(16)内にデバイス(1
8)を形成する工程を含むことを特徴とする半導体装置
の製造方法。
(2) A semiconductor layer (12) on the first semiconductor substrate (11)
gettering formed by forming an impurity diffusion layer on the surface of the semiconductor substrate (11) by selectively etching the semiconductor layer (12) by diffusing impurities of one conductivity type through the semiconductor layer (12); A step of forming an insulating film (15) flat with the window (14), and forming a second semiconductor layer (16) on the insulating film, connected to the gettering window (14) and forming an element isolation layer. (
A device (1) is placed within the semiconductor layer (16) surrounded by
8) A method for manufacturing a semiconductor device, comprising the step of forming.
JP5605089A 1989-03-10 1989-03-10 Semiconductor device and manufacture thereof Pending JPH02237032A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5605089A JPH02237032A (en) 1989-03-10 1989-03-10 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5605089A JPH02237032A (en) 1989-03-10 1989-03-10 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH02237032A true JPH02237032A (en) 1990-09-19

Family

ID=13016257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5605089A Pending JPH02237032A (en) 1989-03-10 1989-03-10 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH02237032A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255153B1 (en) 1997-12-30 2001-07-03 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255153B1 (en) 1997-12-30 2001-07-03 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
JP2806277B2 (en) Semiconductor device and manufacturing method thereof
JP3294934B2 (en) Method for manufacturing semiconductor substrate and semiconductor substrate
JPH05251292A (en) Manufacture of semiconductor device
US5897362A (en) Bonding silicon wafers
KR0148500B1 (en) Semiconductor device and manufacturing method thereof
JPH10125881A (en) Bonded SOI substrate, manufacturing method thereof, and MOS transistor formed thereon
JPH05129258A (en) Production of semiconductor wafer and semiconductor integrated circuit device
JPH02237121A (en) Manufacture of semiconductor device
KR970012965A (en) SOI wafer and manufacturing method thereof
JPH05109678A (en) Manufacture of soi substrate
JPH0964319A (en) SOI substrate and manufacturing method thereof
JPH11330437A (en) Soi substrate and manufacture thereof
JPH04199632A (en) Soi wafer and manufacture thereof
JP2930194B2 (en) SOI wafer and method for manufacturing the same
CN110391173A (en) The manufacturing method and semiconductor device of silicon-covered substrate on insulator
KR20080002485A (en) Bonded SOI Wafer Manufacturing Method
JP3061021B2 (en) Partial SOI substrate and manufacturing method thereof
JPH02237120A (en) Semiconductor device and its manufacture
JP3216535B2 (en) SOI substrate and manufacturing method thereof
JP3483671B2 (en) Semiconductor device and manufacturing method thereof
JP2001144273A (en) Method for manufacturing semiconductor device
JP2796666B2 (en) Bonded semiconductor substrate with reduced COP and method of manufacturing the same
JP2766992B2 (en) Method for manufacturing semiconductor device
JPH071791B2 (en) Method for manufacturing semiconductor substrate
JPH0212920A (en) Manufacture of semiconductor device