JPH02237051A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH02237051A JPH02237051A JP1057510A JP5751089A JPH02237051A JP H02237051 A JPH02237051 A JP H02237051A JP 1057510 A JP1057510 A JP 1057510A JP 5751089 A JP5751089 A JP 5751089A JP H02237051 A JPH02237051 A JP H02237051A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin
- chip
- parts
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、１枚の半導体素子に、ブレーナ形ＰＮ接合と
この接合が露出する側の面上の電極とを形成後、基板を
切断して多数の半導体チップに分割し、さらに各チップ
の前記電極と外部引出し導体とを接続する半導体素子の
製造方法に関する．〔従来の技術〕 小型の半導体素子を製造する際には、複数の半導体チッ
プをウエハプロセスを終了した１枚の半導体基板から分
割するのは周知のとおりである．そして半導体チップに
半導体基板の状態で形成した電極と外部引出し導体との
接続を行うが、接続の方法としてはワイヤボンディング
あるいはリード線頭部と電橿との直接のろう付ないし加
圧接触によることが知られている． 〔発明が解決しようとする課題〕 電極と外部引出し導体とをワイヤボンディングで接続す
る場合、ワイヤがチップのエッジに接触すると短絡を生
じる．第２図はブレーナ型ダイオードチップの一例を示
し、Ｎ型基板層１ｌとＰ型拡敗層ｌ２よりなる半導体チ
ップの表面にはアノード電極１３とＰＮ接合を保護する
、例えば酸化膜のような保ｌｕｌｌ！層ｌ４が被着して
いる．裏面にはカソード電極１５が被着している．第３
図はこのようなダイオードチップ１をリードフレーム上
に実装した素子を示し、チソプ１はカソード電極がリー
ドフレームマウント部３ｌに固着され、アノード電極は
リードフレームリード部３２とワイヤ２のボンディング
によって接続され、樹脂体４１で封止されている．この
ときワイヤがチップ１のエッジに接触すると、第２図の
Ｐ層１２がＮ層１ｌに短絡されることになる．また、ワ
イヤボンディングをしない複ヒートシンク型ダイオード
（Ｄ Ｈ Ｄ）の場合にも短絡が生ずることがある．第
４図はそのような場合を示し、チ７プｌには第２図に示
したダイオードチップのアノード電極１３の代わりにバ
ンプ状電極ｌ６が形成され、そのバンプ状電極およびカ
ソード電極がリード線５の先端のヒートシンク５１に加
圧接触またはろう付けにて固着され、ヒートシンク５１
の外側にガラス管４２が融着されたものである．このよ
うなダイオードのガラス管４２の中に導電性異物６がま
ぎれ込み、アノード側のヒートシンク４ｌとチソプｌの
側面とに接触すると、やはり第２図のＰ層１２がＮ層１
ｌに短絡されることになる。
この接合が露出する側の面上の電極とを形成後、基板を
切断して多数の半導体チップに分割し、さらに各チップ
の前記電極と外部引出し導体とを接続する半導体素子の
製造方法に関する．〔従来の技術〕 小型の半導体素子を製造する際には、複数の半導体チッ
プをウエハプロセスを終了した１枚の半導体基板から分
割するのは周知のとおりである．そして半導体チップに
半導体基板の状態で形成した電極と外部引出し導体との
接続を行うが、接続の方法としてはワイヤボンディング
あるいはリード線頭部と電橿との直接のろう付ないし加
圧接触によることが知られている． 〔発明が解決しようとする課題〕 電極と外部引出し導体とをワイヤボンディングで接続す
る場合、ワイヤがチップのエッジに接触すると短絡を生
じる．第２図はブレーナ型ダイオードチップの一例を示
し、Ｎ型基板層１ｌとＰ型拡敗層ｌ２よりなる半導体チ
ップの表面にはアノード電極１３とＰＮ接合を保護する
、例えば酸化膜のような保ｌｕｌｌ！層ｌ４が被着して
いる．裏面にはカソード電極１５が被着している．第３
図はこのようなダイオードチップ１をリードフレーム上
に実装した素子を示し、チソプ１はカソード電極がリー
ドフレームマウント部３ｌに固着され、アノード電極は
リードフレームリード部３２とワイヤ２のボンディング
によって接続され、樹脂体４１で封止されている．この
ときワイヤがチップ１のエッジに接触すると、第２図の
Ｐ層１２がＮ層１ｌに短絡されることになる．また、ワ
イヤボンディングをしない複ヒートシンク型ダイオード
（Ｄ Ｈ Ｄ）の場合にも短絡が生ずることがある．第
４図はそのような場合を示し、チ７プｌには第２図に示
したダイオードチップのアノード電極１３の代わりにバ
ンプ状電極ｌ６が形成され、そのバンプ状電極およびカ
ソード電極がリード線５の先端のヒートシンク５１に加
圧接触またはろう付けにて固着され、ヒートシンク５１
の外側にガラス管４２が融着されたものである．このよ
うなダイオードのガラス管４２の中に導電性異物６がま
ぎれ込み、アノード側のヒートシンク４ｌとチソプｌの
側面とに接触すると、やはり第２図のＰ層１２がＮ層１
ｌに短絡されることになる。
本発明の目的は上記の問題を解決し、チンプ内のＰ層と
Ｎ層の外部でのワイヤ，導電性異物などによる短絡のお
それのない半導体素子の製造方法を提供することにある
． 〔課月を解決するための手段〕 上記の目的の達成のため、本発明は、１枚の半導体基板
にプレーナ形ＰＮ接合と、この接合が露出する側の面上
の電極とを形成後、この面側から基板を切断して複数の
半導体チップに分割し、さらに各チップの前記電極と外
部引出し導体とを接続することを含む半導体素子の製造
方法において、切断を中途で停止し、生じたみぞ部に樹
脂を充てんした後、みぞ部の樹脂層の中央部と、前記切
断停止により残った基板のみぞ底部とをより切り代の少
ない切断具にて完全に切断してチップに分割するものと
する． 〔作用〕 チップ間を分割する切断部の中間まであらかじめ樹脂が
充てんされることにより、チップの電極に近いエッジと
それにつづく側面が樹脂層で覆われることになり、エッ
ジあるいは側面にワイヤあるいは導電性異物が接触して
もＰＮ接合の短絡が起きることがない． 〔実施例〕 第１図（ａｌ， （ｂｌ， （ｅ）は本発明の一実施例
のダイオードチップの作成工程を示す．Ｎ型シリコン基
板１０にブレーナ技術で複数のＰ層ｌ２を形成したのち
、一面にアノード電橿ｌ３および接合保護膜層ｌ４を被
着する．次いで、各Ｐ層１２の中間で基板１０をダイシ
ングソー等を用いて半分以上切断し、みぞ７を形成する
．アノード電橿１３と反対側の面には全面にカソード電
極ｌ５が被着されている．この状態が第１図ｔａｌであ
る．第１図１ｂｌは、みぞ７にポリイミド樹脂８を塗布
し、塗布後約２５０℃の高温状態でポリイミド樹脂を硬
化させた状態である．次に、さらにグイシングソー等を
用いて樹脂層および基板ｌＯを完全に切断し、第１図ｔ
ｃ＋に示すように上部エッジ部および側面上半部がポリ
イミド樹脂８がらなる絶縁膜層で覆われたダイオードチ
ップｌを得る．第５図は第１図で得られたダイオードチ
ップ１をリードフレームに実装し、樹脂封止した際、ワ
イヤ２がチップ１のエッジに接触しても、ポリイミド樹
脂８の絶縁膜層がエッジを覆っているため、短絡が起こ
らないことを示している．第６図に第１図の工程で作成
したダイオードチップにアノード電極がバンプ状電極１
６として形成された実施例である．第７図はこのような
ダイオードチップをガラス管４２に封入した場合、導電
性異物６がまぎれ込んでも、チソプｌの側面がポリイミ
ド樹脂８で覆われているため、導電性異物６の接触によ
る短絡が起きないことを図示している．この場合は、第
１図（ａｌにおけるハーフカフトの際、チップが機械的
に分離しない範囲でできるだけみぞ７を深くすることが
、異物の接触による短絡防止に対してより効果的にある
ことは明らかである．上記実施例では短絡防止用の絶縁
膜層の形成に耐熱性のよいポリイミド樹脂用いたが、そ
れに限定されず、他の樹脂を用いることもできる．〔発
明の効果〕 本発明によれば、半導体基板の状態でウェハプロセスを
終えたのち、切断して複数のチップに分割する際、切断
を中断して生ずるみぞ部に樹脂を充てんし、樹脂層を含
めて新らたに、より切り代の少ない切断具により切断を
完了することによってエッジおよび側面の半分以上が樹
脂からなる絶縁膜層で覆われたチップを得ることができ
る．このようなチップを用いれば、チップ上の電極に接
続されるワイヤとエソジ７の接触、あるいはチップ上の
電極に接触する電極体とチップ側面とを橋絡する導電性
異物の接触による半導体チップ内のＰＮ接合の短絡が避
けられる。
Ｎ層の外部でのワイヤ，導電性異物などによる短絡のお
それのない半導体素子の製造方法を提供することにある
． 〔課月を解決するための手段〕 上記の目的の達成のため、本発明は、１枚の半導体基板
にプレーナ形ＰＮ接合と、この接合が露出する側の面上
の電極とを形成後、この面側から基板を切断して複数の
半導体チップに分割し、さらに各チップの前記電極と外
部引出し導体とを接続することを含む半導体素子の製造
方法において、切断を中途で停止し、生じたみぞ部に樹
脂を充てんした後、みぞ部の樹脂層の中央部と、前記切
断停止により残った基板のみぞ底部とをより切り代の少
ない切断具にて完全に切断してチップに分割するものと
する． 〔作用〕 チップ間を分割する切断部の中間まであらかじめ樹脂が
充てんされることにより、チップの電極に近いエッジと
それにつづく側面が樹脂層で覆われることになり、エッ
ジあるいは側面にワイヤあるいは導電性異物が接触して
もＰＮ接合の短絡が起きることがない． 〔実施例〕 第１図（ａｌ， （ｂｌ， （ｅ）は本発明の一実施例
のダイオードチップの作成工程を示す．Ｎ型シリコン基
板１０にブレーナ技術で複数のＰ層ｌ２を形成したのち
、一面にアノード電橿ｌ３および接合保護膜層ｌ４を被
着する．次いで、各Ｐ層１２の中間で基板１０をダイシ
ングソー等を用いて半分以上切断し、みぞ７を形成する
．アノード電橿１３と反対側の面には全面にカソード電
極ｌ５が被着されている．この状態が第１図ｔａｌであ
る．第１図１ｂｌは、みぞ７にポリイミド樹脂８を塗布
し、塗布後約２５０℃の高温状態でポリイミド樹脂を硬
化させた状態である．次に、さらにグイシングソー等を
用いて樹脂層および基板ｌＯを完全に切断し、第１図ｔ
ｃ＋に示すように上部エッジ部および側面上半部がポリ
イミド樹脂８がらなる絶縁膜層で覆われたダイオードチ
ップｌを得る．第５図は第１図で得られたダイオードチ
ップ１をリードフレームに実装し、樹脂封止した際、ワ
イヤ２がチップ１のエッジに接触しても、ポリイミド樹
脂８の絶縁膜層がエッジを覆っているため、短絡が起こ
らないことを示している．第６図に第１図の工程で作成
したダイオードチップにアノード電極がバンプ状電極１
６として形成された実施例である．第７図はこのような
ダイオードチップをガラス管４２に封入した場合、導電
性異物６がまぎれ込んでも、チソプｌの側面がポリイミ
ド樹脂８で覆われているため、導電性異物６の接触によ
る短絡が起きないことを図示している．この場合は、第
１図（ａｌにおけるハーフカフトの際、チップが機械的
に分離しない範囲でできるだけみぞ７を深くすることが
、異物の接触による短絡防止に対してより効果的にある
ことは明らかである．上記実施例では短絡防止用の絶縁
膜層の形成に耐熱性のよいポリイミド樹脂用いたが、そ
れに限定されず、他の樹脂を用いることもできる．〔発
明の効果〕 本発明によれば、半導体基板の状態でウェハプロセスを
終えたのち、切断して複数のチップに分割する際、切断
を中断して生ずるみぞ部に樹脂を充てんし、樹脂層を含
めて新らたに、より切り代の少ない切断具により切断を
完了することによってエッジおよび側面の半分以上が樹
脂からなる絶縁膜層で覆われたチップを得ることができ
る．このようなチップを用いれば、チップ上の電極に接
続されるワイヤとエソジ７の接触、あるいはチップ上の
電極に接触する電極体とチップ側面とを橋絡する導電性
異物の接触による半導体チップ内のＰＮ接合の短絡が避
けられる。
第１図（ａｌ〜（Ｃｌは本発明の一実施例のダイオード
チップ製造工程を順次示す断面図、第２図は従来のダイ
オードチップの断面図、第３図．第４図は第２図に示し
たチップを用いた素子において発生する短絡を示す断面
図、第５図は第１図に示した工程で造られたダイオード
チップを用いた樹脂封止半導体素子の断面図、第６図は
本発明の別の実施例におけるダイオードチップの断面図
、第７図は第６図に示したチップを用いたガラス管封入
半導体素子の断面図である． １：ダイオードチップ、ｌ３；アノード電掻、１６：バ
ンプ状電掻、７：みぞ、８：ポリイミド樹脂．７＼， 代理人弁理士 山 口 巖 ゛ ″・シ″ 第２図 第１図 第３図
チップ製造工程を順次示す断面図、第２図は従来のダイ
オードチップの断面図、第３図．第４図は第２図に示し
たチップを用いた素子において発生する短絡を示す断面
図、第５図は第１図に示した工程で造られたダイオード
チップを用いた樹脂封止半導体素子の断面図、第６図は
本発明の別の実施例におけるダイオードチップの断面図
、第７図は第６図に示したチップを用いたガラス管封入
半導体素子の断面図である． １：ダイオードチップ、ｌ３；アノード電掻、１６：バ
ンプ状電掻、７：みぞ、８：ポリイミド樹脂．７＼， 代理人弁理士 山 口 巖 ゛ ″・シ″ 第２図 第１図 第３図
Claims (1)
- １）１枚の半導体基板に、プレーナ形のＰＮ接合と、こ
の接合が露出する側の面上の電極とを形成後、この面側
から基板を切断して複数の半導体チップに分割し、さら
に各チップの前記電極と外部引出し導体とを接続するこ
とを含む半導体素子の製造方法において、前記切断を中
途で停止し、生じたみぞ部に樹脂を充てんした後、みぞ
部の樹脂層の中央部と、前記切断停止により残った基板
のみぞ底部とをより切り代の少ない切断具にて完全に切
断してチップに分割することを特徴とする半導体素子の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1057510A JPH02237051A (ja) | 1989-03-09 | 1989-03-09 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1057510A JPH02237051A (ja) | 1989-03-09 | 1989-03-09 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02237051A true JPH02237051A (ja) | 1990-09-19 |
Family
ID=13057733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1057510A Pending JPH02237051A (ja) | 1989-03-09 | 1989-03-09 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02237051A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019102599A (ja) * | 2017-11-30 | 2019-06-24 | 新日本無線株式会社 | 半導体装置の製造方法 |
-
1989
- 1989-03-09 JP JP1057510A patent/JPH02237051A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019102599A (ja) * | 2017-11-30 | 2019-06-24 | 新日本無線株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3608186A (en) | Semiconductor device manufacture with junction passivation | |
| US5989982A (en) | Semiconductor device and method of manufacturing the same | |
| US5455455A (en) | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby | |
| US6117707A (en) | Methods of producing integrated circuit devices | |
| JP4548939B2 (ja) | 電子回路および基板中の少なくとも１つのパワー電子構成要素からなる集積電子回路の製造方法 | |
| KR20050044518A (ko) | 화합물 반도체 발광 소자 및 그 제조 방법 | |
| US9640506B2 (en) | Method for manufacturing electronic devices | |
| US4197631A (en) | Method of manufacturing semiconductor components | |
| JPS59121871A (ja) | 半導体装置 | |
| US4712127A (en) | High reliability metal and resin container for a semiconductor device | |
| JPH02237051A (ja) | 半導体素子の製造方法 | |
| JPH06232250A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS58116767A (ja) | 半導体素子 | |
| JP3203228B2 (ja) | 半導体装置とその製造方法 | |
| CN112768503A (zh) | Igbt芯片、其制造方法及功率模块 | |
| JPS584815B2 (ja) | 半導体装置の製造方法 | |
| JP4120377B2 (ja) | 超小型半導体装置およびその製造方法 | |
| EP0603973A2 (en) | Method of manufacturing a semiconductor device provided with a number of pn junctions separated each time by depression, and semiconductor device provided with a number of pn junctions separated each time by a depression. | |
| JPS61181177A (ja) | 半導体発光素子 | |
| JPH03165541A (ja) | 半導体装置の製造方法 | |
| JPH07254620A (ja) | 面実装型半導体装置 | |
| US3229348A (en) | Method of making semiconductor devices | |
| TW544861B (en) | Method for manufacturing semiconductor device | |
| US3678346A (en) | Semiconductor device and method of making the same | |
| TW202520867A (zh) | 蕭特基二極體元件及其製法 |