JPH07254620A - 面実装型半導体装置 - Google Patents
面実装型半導体装置Info
- Publication number
- JPH07254620A JPH07254620A JP6071450A JP7145094A JPH07254620A JP H07254620 A JPH07254620 A JP H07254620A JP 6071450 A JP6071450 A JP 6071450A JP 7145094 A JP7145094 A JP 7145094A JP H07254620 A JPH07254620 A JP H07254620A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- lead frame
- conductivity type
- region
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Thermistors And Varistors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 組立工数が削減でき、薄形の面実装半導体装
置を提供すること。 【構成】 第１の導電型の単一の半導体基板の一方の面
側に互いに離れて形成された第１の導電型とは逆の導電
型の第２の導電型の第１、第２の半導体領域を有する半
導体素子を、第１のリードフレームとこれから離れて配
置される第２のリードフレームとを橋絡するようにこれ
らリードフレームに載置し、前記第１の半導体領域を第
１のリードフレームに接続すると共に、前記第２の半導
体領域を前記第１のリードフレームから独立した第２の
リードフレームに接続し、これらリードフレームの一部
を除く全体が樹脂で封止され一体化されていることを特
徴とする面実装型半導体装置。
置を提供すること。 【構成】 第１の導電型の単一の半導体基板の一方の面
側に互いに離れて形成された第１の導電型とは逆の導電
型の第２の導電型の第１、第２の半導体領域を有する半
導体素子を、第１のリードフレームとこれから離れて配
置される第２のリードフレームとを橋絡するようにこれ
らリードフレームに載置し、前記第１の半導体領域を第
１のリードフレームに接続すると共に、前記第２の半導
体領域を前記第１のリードフレームから独立した第２の
リードフレームに接続し、これらリードフレームの一部
を除く全体が樹脂で封止され一体化されていることを特
徴とする面実装型半導体装置。
Description
【０００１】
【産業上の利用分野】本発明は、双方向バリスタ、一方
向バリスタ、サージ吸収素子、又はダイオードなどとし
て使用される面実装型半導体装置に関する。
向バリスタ、サージ吸収素子、又はダイオードなどとし
て使用される面実装型半導体装置に関する。
【０００２】
【従来の技術】従来、半導体素子のＰＮ接合による逆方
向ドロップを利用している双方向の面実装型半導体装置
としては、図９に示すようなものがある。図９に示すも
のは、ダイオード構造の一対の半導体素子１、１’を逆
極性にして直列接続している。半導体素子１、１’は同
一のプレナー形構造であり、ほぼ同一特性を有する。半
導体素子１、１’はカソード領域となるＮ導電型シリコ
ン基板１ａ，１’ａのそれぞれの一方の面側に形成され
たアノード領域として働くＰ導電型半導体領域１ｂ，
１’ｂを有する。半導体素子１は、そのＮ導電型シリコ
ン基板１ａがハンダ層２を介して第１のリードフレーム
３に固着され、半導体素子１’は、そのＮ導電型シリコ
ン基板１’ａがハンダ層２’を介して第２のリードフレ
ーム３’に固着されている。半導体素子１のＰ導電型半
導体領域１ｂはハンダ層４を介して金属板５の一端に接
続され、半導体素子１’のＰ導電型半導体領域１’ｂは
ハンダ層４’を介して接続導体板５の他端に接続されて
いる。次いで、鎖線で示すようにリードフレーム３、
３’の一部を除く全体を絶縁樹脂により封止して、樹脂
モールド部６とし、双方向の面実装型半導体装置を構成
する。
向ドロップを利用している双方向の面実装型半導体装置
としては、図９に示すようなものがある。図９に示すも
のは、ダイオード構造の一対の半導体素子１、１’を逆
極性にして直列接続している。半導体素子１、１’は同
一のプレナー形構造であり、ほぼ同一特性を有する。半
導体素子１、１’はカソード領域となるＮ導電型シリコ
ン基板１ａ，１’ａのそれぞれの一方の面側に形成され
たアノード領域として働くＰ導電型半導体領域１ｂ，
１’ｂを有する。半導体素子１は、そのＮ導電型シリコ
ン基板１ａがハンダ層２を介して第１のリードフレーム
３に固着され、半導体素子１’は、そのＮ導電型シリコ
ン基板１’ａがハンダ層２’を介して第２のリードフレ
ーム３’に固着されている。半導体素子１のＰ導電型半
導体領域１ｂはハンダ層４を介して金属板５の一端に接
続され、半導体素子１’のＰ導電型半導体領域１’ｂは
ハンダ層４’を介して接続導体板５の他端に接続されて
いる。次いで、鎖線で示すようにリードフレーム３、
３’の一部を除く全体を絶縁樹脂により封止して、樹脂
モールド部６とし、双方向の面実装型半導体装置を構成
する。
【０００３】また図示していないが、例えば図９におい
て、半導体素子１の上に半導体素子１’を重ねて直列接
続し、半導体素子１’のＰ導電型半導体領域１’ｂを接
続導体板５で第２のリードフレーム３’に接続する構造
のものもある。この構造では一方のリードフレーム３の
上だけに、半導体素子１と１’が配置される。
て、半導体素子１の上に半導体素子１’を重ねて直列接
続し、半導体素子１’のＰ導電型半導体領域１’ｂを接
続導体板５で第２のリードフレーム３’に接続する構造
のものもある。この構造では一方のリードフレーム３の
上だけに、半導体素子１と１’が配置される。
【０００４】
【発明が解決しようとする課題】しかし、このような従
来の第１の面実装型半導体装置にあっては、２個のダイ
オード構造の半導体素子を接続導体を用いて接続する構
造になっていたので、部品点数が多くなり、組立治具の
構造が複雑になると共に、ハンダ工程を含む組立工程が
多くなるという欠点があった。また、上記別の面実装型
半導体装置では、一方のリードフレーム３の上だけに、
積層した半導体素子を配置すると共に、接続導体を用い
ているので、前述欠点の他に、組立後の高さが高くな
り、樹脂モールド部の高さが大きくならざるを得ないと
いう欠点がある。したがって、面実装形半導体装置を小
型化、特に高さを低く、即ち薄形にすることができない
という問題も有した。
来の第１の面実装型半導体装置にあっては、２個のダイ
オード構造の半導体素子を接続導体を用いて接続する構
造になっていたので、部品点数が多くなり、組立治具の
構造が複雑になると共に、ハンダ工程を含む組立工程が
多くなるという欠点があった。また、上記別の面実装型
半導体装置では、一方のリードフレーム３の上だけに、
積層した半導体素子を配置すると共に、接続導体を用い
ているので、前述欠点の他に、組立後の高さが高くな
り、樹脂モールド部の高さが大きくならざるを得ないと
いう欠点がある。したがって、面実装形半導体装置を小
型化、特に高さを低く、即ち薄形にすることができない
という問題も有した。
【０００５】本発明はこのような従来の面実装形半導体
装置の欠点を除去し、製造が容易で薄形の面実装形半導
体装置を提供することを主目的としている。
装置の欠点を除去し、製造が容易で薄形の面実装形半導
体装置を提供することを主目的としている。
【０００６】
【課題を解決するための手段】請求項１に記載の発明
は、上記課題を解決するために、第１の導電型の単一の
半導体基板の一方の面側に互いに離れて形成された第１
の導電型とは逆の導電型の第２の導電型の第１、第２の
半導体領域を有する半導体素子を、第１のリードフレー
ムとこれから離れて配置される第２のリードフレームと
を橋絡するようにこれらリードフレームに載置し、前記
第１の半導体領域を第１のリードフレームに接続すると
共に、前記第２の半導体領域を前記第１のリードフレー
ムから独立した第２のリードフレームに接続し、これら
リードフレームの一部を除く全体が樹脂で封止され一体
化されていることを特徴とする双方向性の面実装型半導
体装置を提供するものである。
は、上記課題を解決するために、第１の導電型の単一の
半導体基板の一方の面側に互いに離れて形成された第１
の導電型とは逆の導電型の第２の導電型の第１、第２の
半導体領域を有する半導体素子を、第１のリードフレー
ムとこれから離れて配置される第２のリードフレームと
を橋絡するようにこれらリードフレームに載置し、前記
第１の半導体領域を第１のリードフレームに接続すると
共に、前記第２の半導体領域を前記第１のリードフレー
ムから独立した第２のリードフレームに接続し、これら
リードフレームの一部を除く全体が樹脂で封止され一体
化されていることを特徴とする双方向性の面実装型半導
体装置を提供するものである。
【０００７】請求項２に記載の発明は、上記課題を解決
するために、第１の導電型の単一の半導体基板の一方の
面側に互いに離れて形成された第１の導電型とは逆の導
電型の第２の導電型の第１、第２の半導体領域、前記半
導体基板の他方の面側に形成された第２の導電型の第３
の半導体領域、及び前記第１、第２の半導体領域の間の
前記半導体基板の一方の面側から前記第３の半導体領域
まで延びる絶縁領域を有する半導体素子を、第１のリー
ドフレームとこれから離れて配置される第２のリードフ
レームとを橋絡するようにこれらリードフレームに載置
し、前記第１の半導体領域を第１のリードフレームに接
続すると共に、前記第２の半導体領域を前記第１のリー
ドフレームから独立した第２のリードフレームに接続
し、これらリードフレームの一部を除く全体が樹脂で封
止され一体化されていることを特徴とする双方向性の面
実装型半導体装置を提供するものである。
するために、第１の導電型の単一の半導体基板の一方の
面側に互いに離れて形成された第１の導電型とは逆の導
電型の第２の導電型の第１、第２の半導体領域、前記半
導体基板の他方の面側に形成された第２の導電型の第３
の半導体領域、及び前記第１、第２の半導体領域の間の
前記半導体基板の一方の面側から前記第３の半導体領域
まで延びる絶縁領域を有する半導体素子を、第１のリー
ドフレームとこれから離れて配置される第２のリードフ
レームとを橋絡するようにこれらリードフレームに載置
し、前記第１の半導体領域を第１のリードフレームに接
続すると共に、前記第２の半導体領域を前記第１のリー
ドフレームから独立した第２のリードフレームに接続
し、これらリードフレームの一部を除く全体が樹脂で封
止され一体化されていることを特徴とする双方向性の面
実装型半導体装置を提供するものである。
【０００８】請求項３に記載の発明は、上記課題を解決
するために、第１の導電型の第１の半導体領域と、第１
の導電型とは逆の導電型の第２の導電型の第２の半導体
領域と、該第２の半導体領域の一方の面側から前記第１
の半導体領域まで延びる絶縁領域とを有する半導体素子
を、第１のリードフレームとこれから離れて配置される
第２のリードフレームとを橋絡するようにこれらリード
フレームに載置し、前記絶縁領域より互いに電気的に絶
縁された前記第２の半導体領域の一方を第１のリードフ
レームに接続すると共に、前記第２の半導体領域の他方
を前記第１のリードフレームから独立した第２のリード
フレームに接続し、これらリードフレームの一部を除く
全体が樹脂で封止され一体化されていることを特徴とす
る双方向性の面実装型半導体装置を提供するものであ
る。
するために、第１の導電型の第１の半導体領域と、第１
の導電型とは逆の導電型の第２の導電型の第２の半導体
領域と、該第２の半導体領域の一方の面側から前記第１
の半導体領域まで延びる絶縁領域とを有する半導体素子
を、第１のリードフレームとこれから離れて配置される
第２のリードフレームとを橋絡するようにこれらリード
フレームに載置し、前記絶縁領域より互いに電気的に絶
縁された前記第２の半導体領域の一方を第１のリードフ
レームに接続すると共に、前記第２の半導体領域の他方
を前記第１のリードフレームから独立した第２のリード
フレームに接続し、これらリードフレームの一部を除く
全体が樹脂で封止され一体化されていることを特徴とす
る双方向性の面実装型半導体装置を提供するものであ
る。
【０００９】請求項４に記載の発明は、上記課題を解決
するために、第１の導電型の第１の半導体領域と、該第
１の半導体領域の両側に形成された第１の導電型とは逆
の導電型の第２の導電型の第２、第３の半導体領域と、
該第２の導電型の半導体領域の一方の面側から前記第１
の半導体領域を通して前記第３の半導体領域まで延びる
絶縁領域とを有する半導体素子を、第１のリードフレー
ムとこれから離れて配置される第２のリードフレームと
を橋絡するようにこれらリードフレームに載置し、前記
絶縁領域より互いに電気的に絶縁された第２の半導体領
域の一方を第１のリードフレームに接続すると共に、第
２の半導体領域の他方を前記第１のリードフレームから
独立した第２のリードフレームに接続し、これらリード
フレームの一部を除く全体が樹脂で封止され一体化され
ていることを特徴とする双方向性の面実装型半導体装置
を提供するものである。
するために、第１の導電型の第１の半導体領域と、該第
１の半導体領域の両側に形成された第１の導電型とは逆
の導電型の第２の導電型の第２、第３の半導体領域と、
該第２の導電型の半導体領域の一方の面側から前記第１
の半導体領域を通して前記第３の半導体領域まで延びる
絶縁領域とを有する半導体素子を、第１のリードフレー
ムとこれから離れて配置される第２のリードフレームと
を橋絡するようにこれらリードフレームに載置し、前記
絶縁領域より互いに電気的に絶縁された第２の半導体領
域の一方を第１のリードフレームに接続すると共に、第
２の半導体領域の他方を前記第１のリードフレームから
独立した第２のリードフレームに接続し、これらリード
フレームの一部を除く全体が樹脂で封止され一体化され
ていることを特徴とする双方向性の面実装型半導体装置
を提供するものである。
【００１０】請求項５に記載の発明は、上記課題を解決
するために、第１の導電型の単一の半導体基板の一方の
面側に互いに離れて形成された第１の導電型とは逆の導
電型の第２の導電型の第１、第２の半導体領域を有する
半導体素子を複数直列接続してなる半導体ブロックを、
第１のリードフレームとこれから離れて配置される第２
のリードフレームとを橋絡するようにこれらリードフレ
ームに載置し、最外側に位置する前記第１の半導体領域
を第１のリードフレームに接続すると共に、前記第２の
半導体領域を前記第１のリードフレームから独立した第
２のリードフレームに接続し、これらリードフレームの
一部を除く全体が樹脂で封止され一体化されていること
を特徴とする双方向性の面実装型半導体装置を提供する
ものである。
するために、第１の導電型の単一の半導体基板の一方の
面側に互いに離れて形成された第１の導電型とは逆の導
電型の第２の導電型の第１、第２の半導体領域を有する
半導体素子を複数直列接続してなる半導体ブロックを、
第１のリードフレームとこれから離れて配置される第２
のリードフレームとを橋絡するようにこれらリードフレ
ームに載置し、最外側に位置する前記第１の半導体領域
を第１のリードフレームに接続すると共に、前記第２の
半導体領域を前記第１のリードフレームから独立した第
２のリードフレームに接続し、これらリードフレームの
一部を除く全体が樹脂で封止され一体化されていること
を特徴とする双方向性の面実装型半導体装置を提供する
ものである。
【００１１】請求項６に記載の発明は、上記課題を解決
するために、第１の導電型の単一の半導体基板の一方の
面側に形成された第１の導電型とは逆の導電型の第２の
導電型の第１の半導体領域と、前記半導体基板の他方の
面側に形成された第２の導電型の第２の半導体領域と、
これら第１の半導体領域と第２の半導体領域を電気的に
絶縁するために前記半導体基板に形成された絶縁領域と
を有する半導体素子を複数直列接続してなる半導体ブロ
ックを、第１のリードフレームとこれから離れて配置さ
れる第２のリードフレームとを橋絡するようにこれらリ
ードフレームに載置し、一方の最外側の前記第１の半導
体領域を第１のリードフレームに接続すると共に、一方
の最外側の前記半導体基板の一方の面を前記第１のリー
ドフレームから独立した第２のリードフレームに接続
し、また他方の最外側の前記半導体基板の他方の面とそ
の第２の半導体領域とを接続し、これらリードフレーム
の一部を除く全体が樹脂で封止され一体化されているこ
とを特徴とする一方向性の面実装型半導体装置を提供す
るものである。
するために、第１の導電型の単一の半導体基板の一方の
面側に形成された第１の導電型とは逆の導電型の第２の
導電型の第１の半導体領域と、前記半導体基板の他方の
面側に形成された第２の導電型の第２の半導体領域と、
これら第１の半導体領域と第２の半導体領域を電気的に
絶縁するために前記半導体基板に形成された絶縁領域と
を有する半導体素子を複数直列接続してなる半導体ブロ
ックを、第１のリードフレームとこれから離れて配置さ
れる第２のリードフレームとを橋絡するようにこれらリ
ードフレームに載置し、一方の最外側の前記第１の半導
体領域を第１のリードフレームに接続すると共に、一方
の最外側の前記半導体基板の一方の面を前記第１のリー
ドフレームから独立した第２のリードフレームに接続
し、また他方の最外側の前記半導体基板の他方の面とそ
の第２の半導体領域とを接続し、これらリードフレーム
の一部を除く全体が樹脂で封止され一体化されているこ
とを特徴とする一方向性の面実装型半導体装置を提供す
るものである。
【００１２】請求項７に記載の発明は、上記課題を解決
するために、第１の導電型の単一の半導体基板の一方の
面側に形成された第１の導電型とは逆の導電型の第２の
導電型の第１の半導体領域と、前記半導体基板の他方の
面側に形成された第２の導電型の第２の半導体領域と、
これら第１の半導体領域と第２の半導体領域を電気的に
絶縁するために前記半導体基板に形成された絶縁領域と
を有する半導体素子を複数直列接続してなる半導体ブロ
ックを、第１のリードフレームとこれから離れて配置さ
れる第２のリードフレームとを橋絡するようにこれらリ
ードフレームに載置し、一方の最外側の前記第１の半導
体領域を第１のリードフレームに接続すると共に、一方
の最外側の前記半導体基板の一方の面を前記第１のリー
ドフレームから独立した第２のリードフレームに接続
し、また他方の最外側の前記半導体基板の他方の面とそ
の第２の半導体領域とを接続し、これらリードフレーム
の一部を除く全体が樹脂で封止され一体化されているこ
とを特徴とする一方向性の面実装型半導体装置を提供す
るものである。
するために、第１の導電型の単一の半導体基板の一方の
面側に形成された第１の導電型とは逆の導電型の第２の
導電型の第１の半導体領域と、前記半導体基板の他方の
面側に形成された第２の導電型の第２の半導体領域と、
これら第１の半導体領域と第２の半導体領域を電気的に
絶縁するために前記半導体基板に形成された絶縁領域と
を有する半導体素子を複数直列接続してなる半導体ブロ
ックを、第１のリードフレームとこれから離れて配置さ
れる第２のリードフレームとを橋絡するようにこれらリ
ードフレームに載置し、一方の最外側の前記第１の半導
体領域を第１のリードフレームに接続すると共に、一方
の最外側の前記半導体基板の一方の面を前記第１のリー
ドフレームから独立した第２のリードフレームに接続
し、また他方の最外側の前記半導体基板の他方の面とそ
の第２の半導体領域とを接続し、これらリードフレーム
の一部を除く全体が樹脂で封止され一体化されているこ
とを特徴とする一方向性の面実装型半導体装置を提供す
るものである。
【００１３】請求項８に記載の発明は、上記課題を解決
するために、前記第１、第２のリードフレームに接続さ
れた面とは反対の半導体素子面の最外側の面に補強部材
を固着したことを特徴とする請求項１乃至請求項７のい
ずれかに記載の面実装型半導体装置を提供するものであ
る。
するために、前記第１、第２のリードフレームに接続さ
れた面とは反対の半導体素子面の最外側の面に補強部材
を固着したことを特徴とする請求項１乃至請求項７のい
ずれかに記載の面実装型半導体装置を提供するものであ
る。
【００１４】
【実施例】図１は本発明の第一の実施例を説明するため
の図である。同図において、図９で示した記号と同一の
記号は図９の部材に相当する部材を示す。図１におい
て、半導体素子１は、Ｎ導電型の単一の半導体基板１ａ
の一方の面から通常のプレーナー技術を用いて互いに離
れて形成された二つのＰ導電型の半導体領域１ｂ，１
ｂ’を備える。これらＰ導電型の半導体領域１ｂ，１
ｂ’はそれぞれＮ導電型の半導体基板１ａとガードリン
グ構造を持ったＰＮ接合形成する。これら二つのＰＮ接
合は半導体基板１ａを通して逆向きに直列接続され、い
ずれの極性の電圧にせよ、ＰＮ接合の逆耐圧を超える電
圧が印加されると、ＰＮ接合がアバランシェ又はツェナ
ー現象を起こして、第１、第２のリードフレーム３、
３’の電圧を一定値以下に制限する。
の図である。同図において、図９で示した記号と同一の
記号は図９の部材に相当する部材を示す。図１におい
て、半導体素子１は、Ｎ導電型の単一の半導体基板１ａ
の一方の面から通常のプレーナー技術を用いて互いに離
れて形成された二つのＰ導電型の半導体領域１ｂ，１
ｂ’を備える。これらＰ導電型の半導体領域１ｂ，１
ｂ’はそれぞれＮ導電型の半導体基板１ａとガードリン
グ構造を持ったＰＮ接合形成する。これら二つのＰＮ接
合は半導体基板１ａを通して逆向きに直列接続され、い
ずれの極性の電圧にせよ、ＰＮ接合の逆耐圧を超える電
圧が印加されると、ＰＮ接合がアバランシェ又はツェナ
ー現象を起こして、第１、第２のリードフレーム３、
３’の電圧を一定値以下に制限する。
【００１５】半導体領域１ｂ，１ｂ’のそれぞれにはオ
ーミックコンタクトが形成されており、半導体素子１が
同一構造の第１、第２のリードフレーム３、３’を橋絡
するように、これらリードフレーム３、３’上に載置さ
れ、比較的厚いハンダ層２、２’によりそれぞれ第１、
第２のリードフレーム３、３’に接続される。ここで半
導体領域１ｂと１ｂ’間の間隔は、第１、第２のリード
フレーム３、３’の先端面間の距離Ｘと同程度、あるい
はそれよりも大きいことが好ましい。また、半導体領域
１ｂと１ｂ’間のＮ導電型の半導体基板１ａが双方のハ
ンダ層２、２’で短絡されてはならないが、プレーナー
形の半導体素子１では半導体領域１ｂと１ｂ’の電極膜
（図示せず）を除き、二酸化膜のような絶縁膜（図示せ
ず）で被覆されており、リードフレーム３、３’間の半
導体素子１の表面には広がらない。最後に鎖線で示すよ
うに、リードフレーム３、３’の一部を除く全体を絶縁
樹脂により封止して、樹脂モールド部６とし、一体化す
ることで双方向の面実装型半導体装置を得る。
ーミックコンタクトが形成されており、半導体素子１が
同一構造の第１、第２のリードフレーム３、３’を橋絡
するように、これらリードフレーム３、３’上に載置さ
れ、比較的厚いハンダ層２、２’によりそれぞれ第１、
第２のリードフレーム３、３’に接続される。ここで半
導体領域１ｂと１ｂ’間の間隔は、第１、第２のリード
フレーム３、３’の先端面間の距離Ｘと同程度、あるい
はそれよりも大きいことが好ましい。また、半導体領域
１ｂと１ｂ’間のＮ導電型の半導体基板１ａが双方のハ
ンダ層２、２’で短絡されてはならないが、プレーナー
形の半導体素子１では半導体領域１ｂと１ｂ’の電極膜
（図示せず）を除き、二酸化膜のような絶縁膜（図示せ
ず）で被覆されており、リードフレーム３、３’間の半
導体素子１の表面には広がらない。最後に鎖線で示すよ
うに、リードフレーム３、３’の一部を除く全体を絶縁
樹脂により封止して、樹脂モールド部６とし、一体化す
ることで双方向の面実装型半導体装置を得る。
【００１６】ここで、リードフレーム３、３’は半導体
領域１ｂと１ｂ’の面積と同程度で（実際にはフィール
ドプレートがオーミックコンタクトから延びているため
若干大きくなる）、かつ他部分よりも高くなっている載
置部３ａ，３’ａを有する。したがって、ハンダ層２、
２’はリードフレーム３、３’の載置部３ａ，３’ａか
ら外れる半導体素子１面まで延びないので、半導体素子
１面の絶縁膜を破壊せず、よってＰＮ接合を短絡するよ
うなことも無い。この半導体素子１は、ＰＮ接合を有す
る半導体基板を個々のダイオードチップとしてカットせ
ずに、隣合わせのＰＮ接合と併せて２個のＰＮ接合を１
組として並列にカットすることにより容易に製造でき
る。この面実装型半導体装置によれば、従来のようなダ
イオードチップ間を接続するための接続導体板が不要と
なり、これに伴いそのハンダ付け工程も不要となり、ま
た薄形化も可能となる。
領域１ｂと１ｂ’の面積と同程度で（実際にはフィール
ドプレートがオーミックコンタクトから延びているため
若干大きくなる）、かつ他部分よりも高くなっている載
置部３ａ，３’ａを有する。したがって、ハンダ層２、
２’はリードフレーム３、３’の載置部３ａ，３’ａか
ら外れる半導体素子１面まで延びないので、半導体素子
１面の絶縁膜を破壊せず、よってＰＮ接合を短絡するよ
うなことも無い。この半導体素子１は、ＰＮ接合を有す
る半導体基板を個々のダイオードチップとしてカットせ
ずに、隣合わせのＰＮ接合と併せて２個のＰＮ接合を１
組として並列にカットすることにより容易に製造でき
る。この面実装型半導体装置によれば、従来のようなダ
イオードチップ間を接続するための接続導体板が不要と
なり、これに伴いそのハンダ付け工程も不要となり、ま
た薄形化も可能となる。
【００１７】次に２図により本発明の第２の実施例を説
明する。この実施例では上面が平坦でその一部分に半導
体素子１の一部分が載置されるリードフレーム３、３’
を用いているので、半導体領域１ｂと１ｂ’の面積と同
程度の面積をもつ０．１〜０．２ｍｍの厚みの金属ディ
スク７、７’を介して半導体素子１をリードフレーム
３、３’に接続している。この構造によれば、半導体素
子１の下面とリードフレーム３、３’との間の間隔が大
きくなるので、ハンダ層２、２’は半導体素子１の下面
を不必要に広がることはない。また、ディスク７、７’
として不純物濃度の十分に高いいずれかの導電型の半導
体デイスク、又は半導体の膨張率に近いモリブデンある
いはタングステンの金属デスクを用いることにより、半
導体素子１とリードフレーム３、３’の膨張率の差異に
よる悪影響をほとんど受けない面実装型の半導体装置を
提供することができる。なお、半導体素子１は図１に示
したものと同様な構造を有する。
明する。この実施例では上面が平坦でその一部分に半導
体素子１の一部分が載置されるリードフレーム３、３’
を用いているので、半導体領域１ｂと１ｂ’の面積と同
程度の面積をもつ０．１〜０．２ｍｍの厚みの金属ディ
スク７、７’を介して半導体素子１をリードフレーム
３、３’に接続している。この構造によれば、半導体素
子１の下面とリードフレーム３、３’との間の間隔が大
きくなるので、ハンダ層２、２’は半導体素子１の下面
を不必要に広がることはない。また、ディスク７、７’
として不純物濃度の十分に高いいずれかの導電型の半導
体デイスク、又は半導体の膨張率に近いモリブデンある
いはタングステンの金属デスクを用いることにより、半
導体素子１とリードフレーム３、３’の膨張率の差異に
よる悪影響をほとんど受けない面実装型の半導体装置を
提供することができる。なお、半導体素子１は図１に示
したものと同様な構造を有する。
【００１８】次に３図により本発明の第３の実施例を説
明する。この実施例ではプレーナー技術を用いて形成さ
れた３層構造の半導体素子１を用いる。半導体素子１は
前述のようにして形成された半導体領域１ｂと１ｂ’と
は反対の面に、プレーナー技術を用いて形成された共通
の第３の半導体領域１ｃを備える。半導体領域１ｃは半
導体領域１ｂと１ｂ’と同じ導電型である。半導体素子
１の半導体基板１ａにおける半導体領域１ｂと１ｂ’の
間の部分に、共通の第３の半導体領域１ｃまで達する溝
を形成し、その部分にガラスなどを充填した絶縁領域１
ｄを備えることにより、半導体領域１ｂと１ｂ’を分離
する。
明する。この実施例ではプレーナー技術を用いて形成さ
れた３層構造の半導体素子１を用いる。半導体素子１は
前述のようにして形成された半導体領域１ｂと１ｂ’と
は反対の面に、プレーナー技術を用いて形成された共通
の第３の半導体領域１ｃを備える。半導体領域１ｃは半
導体領域１ｂと１ｂ’と同じ導電型である。半導体素子
１の半導体基板１ａにおける半導体領域１ｂと１ｂ’の
間の部分に、共通の第３の半導体領域１ｃまで達する溝
を形成し、その部分にガラスなどを充填した絶縁領域１
ｄを備えることにより、半導体領域１ｂと１ｂ’を分離
する。
【００１９】したがって、この半導体構造によれば、半
導体領域１ｂと１ｂ’との間に極性の異なるＰＮ接合が
２個づつ、合計で４つのＰＮ接合が直列に形成されるの
で、前記実施例よりはブレーク電圧の高い双方向性の面
実装型半導体バリスタを得ることができる。リードフレ
ーム３、３’及びその固着構造については、図１又は図
２に示したものと同じであるので、説明を省略する。
導体領域１ｂと１ｂ’との間に極性の異なるＰＮ接合が
２個づつ、合計で４つのＰＮ接合が直列に形成されるの
で、前記実施例よりはブレーク電圧の高い双方向性の面
実装型半導体バリスタを得ることができる。リードフレ
ーム３、３’及びその固着構造については、図１又は図
２に示したものと同じであるので、説明を省略する。
【００２０】次に４図により本発明の第４の実施例を説
明すると、この実施例ではメサ構造によるＰＮ接合を有
する半導体素子１を用いる。半導体素子１は、Ｐ導電型
の半導体領域１ＢからＮ導電型の半導体領域１Ａまで達
するように形成された溝に前述のような絶縁物を充填す
ることにより形成された絶縁領域１ｄを備える。この絶
縁領域１ｄによって、ＰＮ接合は図４において左右に分
断され、それら左右のＰＮ接合はＰ導電型の半導体領域
１Ａにより背中合わせに直列接続される。ＰＮ接合の露
出面は通常の表面保護剤８で覆われている。他の部分に
ついては前述実施例と同様であるので説明を省略する。
明すると、この実施例ではメサ構造によるＰＮ接合を有
する半導体素子１を用いる。半導体素子１は、Ｐ導電型
の半導体領域１ＢからＮ導電型の半導体領域１Ａまで達
するように形成された溝に前述のような絶縁物を充填す
ることにより形成された絶縁領域１ｄを備える。この絶
縁領域１ｄによって、ＰＮ接合は図４において左右に分
断され、それら左右のＰＮ接合はＰ導電型の半導体領域
１Ａにより背中合わせに直列接続される。ＰＮ接合の露
出面は通常の表面保護剤８で覆われている。他の部分に
ついては前述実施例と同様であるので説明を省略する。
【００２１】次に５図により本発明の第５の実施例を説
明すると、この実施例は図３に示したプレーナータイプ
の３層構造の半導体素子に対応する、メサ構造による３
層の半導体素子１を用いる。半導体素子１は、Ｐ導電型
の半導体領域１ＢからＮ導電型の半導体領域１Ａを通し
てＰ導電型の半導体領域１Ｂ’まで達するように形成さ
れた溝に前述のような絶縁物を充填することにより形成
された絶縁領域１ｄを備える。この絶縁領域１ｄによっ
て、二つのＰＮ接合は図５において左右に分断され、そ
れら左右の四つＰＮ接合はＮ導電型の半導体領域１Ｂ’
により背中合わせに直列接続される。最外側に位置する
Ｎ導電型の半導体領域１Ｂ’の表面には、半導体素子１
を機械的に補強するための金属板、半導体板又は電気絶
縁性板のような補強部材８が固着されている。
明すると、この実施例は図３に示したプレーナータイプ
の３層構造の半導体素子に対応する、メサ構造による３
層の半導体素子１を用いる。半導体素子１は、Ｐ導電型
の半導体領域１ＢからＮ導電型の半導体領域１Ａを通し
てＰ導電型の半導体領域１Ｂ’まで達するように形成さ
れた溝に前述のような絶縁物を充填することにより形成
された絶縁領域１ｄを備える。この絶縁領域１ｄによっ
て、二つのＰＮ接合は図５において左右に分断され、そ
れら左右の四つＰＮ接合はＮ導電型の半導体領域１Ｂ’
により背中合わせに直列接続される。最外側に位置する
Ｎ導電型の半導体領域１Ｂ’の表面には、半導体素子１
を機械的に補強するための金属板、半導体板又は電気絶
縁性板のような補強部材８が固着されている。
【００２２】例えば，この補強部材８が０．１〜０．２
ｍｍ程度のガラス板からなる場合には、その大面積のガ
ラス板上に所定のパターンで不純物拡散の施された大面
積半導体板を接着剤で接着し，しかる後に大面積半導体
板の所定の箇所に溝を形成し，それら溝に絶縁物を充填
した後、個々のものに切断すればよい。この場合の接着
剤は絶縁性のもので良い。しかし補強部材８が一方の導
電型の不純物濃度の高い半導体板，あるいは切断が容易
な金属板からなる場合には，これらを電極として利用す
る意味で導電性の接着剤又はハンダを用いるのが好まし
い。
ｍｍ程度のガラス板からなる場合には、その大面積のガ
ラス板上に所定のパターンで不純物拡散の施された大面
積半導体板を接着剤で接着し，しかる後に大面積半導体
板の所定の箇所に溝を形成し，それら溝に絶縁物を充填
した後、個々のものに切断すればよい。この場合の接着
剤は絶縁性のもので良い。しかし補強部材８が一方の導
電型の不純物濃度の高い半導体板，あるいは切断が容易
な金属板からなる場合には，これらを電極として利用す
る意味で導電性の接着剤又はハンダを用いるのが好まし
い。
【００２３】このような補強部材，特に電気絶縁材料か
らなる補強部材は，図１乃至図４に示した実施例にその
まま適用でき，また導電性材料からなる補強部材を用い
る場合にも，一部分に絶縁膜を形成するなどすることに
より，同様に適用できる。さらにまた，後述するいずれ
の実施例に対しても同様に適用できることは勿論であ
る。
らなる補強部材は，図１乃至図４に示した実施例にその
まま適用でき，また導電性材料からなる補強部材を用い
る場合にも，一部分に絶縁膜を形成するなどすることに
より，同様に適用できる。さらにまた，後述するいずれ
の実施例に対しても同様に適用できることは勿論であ
る。
【００２４】次に６図により本発明の第６の実施例を説
明すると、この実施例は図１で説明したようなプレナー
形の各半導体素子のＰ導電型半導体領域１ｂ，１ｂ’間
のＮ導電型半導体領域１ａにＰ導電型の半導体領域によ
る絶縁領域１ｄを形成してなる半導体素子１、１’を直
列接続している。半導体素子１、１’は金属ディスク
７、７’及びハンダ層を介して接続されている。半導体
素子１、１’はそれぞれ絶縁領域１ｄによって，図中，
右側と左側のダイオード素子に分離されており，半導体
素子１’の左右の分けられたＮ導電型半導体領域１ａ
は、メッキ又は蒸着などにより表面に形成された金属膜
１０で接続されている。この金属膜１０を削除したい場
合には，最上側の半導体素子１’として絶縁領域１ｄが
形成されていない半導体素子を用いれば良い。
明すると、この実施例は図１で説明したようなプレナー
形の各半導体素子のＰ導電型半導体領域１ｂ，１ｂ’間
のＮ導電型半導体領域１ａにＰ導電型の半導体領域によ
る絶縁領域１ｄを形成してなる半導体素子１、１’を直
列接続している。半導体素子１、１’は金属ディスク
７、７’及びハンダ層を介して接続されている。半導体
素子１、１’はそれぞれ絶縁領域１ｄによって，図中，
右側と左側のダイオード素子に分離されており，半導体
素子１’の左右の分けられたＮ導電型半導体領域１ａ
は、メッキ又は蒸着などにより表面に形成された金属膜
１０で接続されている。この金属膜１０を削除したい場
合には，最上側の半導体素子１’として絶縁領域１ｄが
形成されていない半導体素子を用いれば良い。
【００２５】次に７図により本発明の第７の実施例を説
明すると、この実施例ではＮ導電型半導体領域１ａの両
面に位置をずらして形成されたＰ導電型半導体領域１
ｂ，１ｂ’と、これら領域を絶縁するための絶縁領域１
ｄとを備えた半導体素子１を用いている。そして一方の
面で，一方側のＮ導電型半導体領域１ａと他方側のＰ導
電型半導体領域１ｂ’とが、メッキ又は蒸着などにより
表面に形成された金属膜１０で接続されている。したが
って，リードフレーム３，３’間には二つのＰＮ接合が
同一極性にて直列接続され、一方向性の面実装型半導体
装置を得ることができる。この実施例でも同一レベル
で，半導体素子１の一方の側のＰ導電型半導体領域１ｂ
がリードフレーム３へ，また他方の側のＮ導電型半導体
領域１ａがリードフレーム３’へ結合される。なお、１
１は二シリコン酸化膜のような絶縁膜である。
明すると、この実施例ではＮ導電型半導体領域１ａの両
面に位置をずらして形成されたＰ導電型半導体領域１
ｂ，１ｂ’と、これら領域を絶縁するための絶縁領域１
ｄとを備えた半導体素子１を用いている。そして一方の
面で，一方側のＮ導電型半導体領域１ａと他方側のＰ導
電型半導体領域１ｂ’とが、メッキ又は蒸着などにより
表面に形成された金属膜１０で接続されている。したが
って，リードフレーム３，３’間には二つのＰＮ接合が
同一極性にて直列接続され、一方向性の面実装型半導体
装置を得ることができる。この実施例でも同一レベル
で，半導体素子１の一方の側のＰ導電型半導体領域１ｂ
がリードフレーム３へ，また他方の側のＮ導電型半導体
領域１ａがリードフレーム３’へ結合される。なお、１
１は二シリコン酸化膜のような絶縁膜である。
【００２６】次に８図により本発明の第８の実施例を説
明すると、この実施例では図７に示した構造の半導体素
子と同様な半導体素子１、１’を直列接続したものであ
る。この実施例ではリードフレーム３，３’間に四つの
ＰＮ接合が同一極性にて直列接続され、７図の実施例に
比べて２倍の一定電圧を有する一方向性の面実装型半導
体装置を得ることができる。
明すると、この実施例では図７に示した構造の半導体素
子と同様な半導体素子１、１’を直列接続したものであ
る。この実施例ではリードフレーム３，３’間に四つの
ＰＮ接合が同一極性にて直列接続され、７図の実施例に
比べて２倍の一定電圧を有する一方向性の面実装型半導
体装置を得ることができる。
【００２７】以上の実施例では、半導体素子１の共通な
層がＮ導電型の半導体領域である場合について述べた
が、共通な層がＰ導電型の半導体領域である場合につい
ても同様に実施することができる。また、必要に応じて
半導体素子を所望個数直列接続したり、並列接続するこ
とも可能である。
層がＮ導電型の半導体領域である場合について述べた
が、共通な層がＰ導電型の半導体領域である場合につい
ても同様に実施することができる。また、必要に応じて
半導体素子を所望個数直列接続したり、並列接続するこ
とも可能である。
【００２８】
【発明の効果】以上説明してきたように、本発明によれ
ば次のような効果が得られる。 （１）接続部材をハンダ付けする工程が不要であるの
で、コスト及び組立工数を削減できる。 （２）組立治具の構造が簡略化される。 （３）接続部材が不必要となるので、組立後の高さが低
くなり、樹脂モールド部との距離が長くなる。したがっ
て、面実装型半導体装置を薄形にすることができる。 （４）半導体素子に補強部材を固着させているので、外
部から力が加わっても半導体素子に機械的ストレスがか
からず、破壊することなどがない。 （５）半導体素子のハンダ付け面積とほぼ等しい面積の
載置部を他部分より高くしたリードフレームを用いてい
るので、信頼性の高い面実装型半導体装置を得ることが
できる。
ば次のような効果が得られる。 （１）接続部材をハンダ付けする工程が不要であるの
で、コスト及び組立工数を削減できる。 （２）組立治具の構造が簡略化される。 （３）接続部材が不必要となるので、組立後の高さが低
くなり、樹脂モールド部との距離が長くなる。したがっ
て、面実装型半導体装置を薄形にすることができる。 （４）半導体素子に補強部材を固着させているので、外
部から力が加わっても半導体素子に機械的ストレスがか
からず、破壊することなどがない。 （５）半導体素子のハンダ付け面積とほぼ等しい面積の
載置部を他部分より高くしたリードフレームを用いてい
るので、信頼性の高い面実装型半導体装置を得ることが
できる。
【図１】本発明の一実施例を説明するための図である。
【図２】本発明の他の一実施例を説明するための図であ
る。
る。
【図３】本発明の他の一実施例を説明するための図であ
る。
る。
【図４】本発明の他の一実施例を説明するための図であ
る。
る。
【図５】本発明の他の一実施例を説明するための図であ
る。
る。
【図６】本発明の他の一実施例を説明するための図であ
る。
る。
【図７】本発明の他の一実施例を説明するための図であ
る。
る。
【図８】本発明の他の一実施例を説明するための図であ
る。
る。
【図９】従来例を説明するための図である。
１、１’…半導体素子 ２、２’…ハン
ダ層 ３、３’…リードフレーム ６…樹脂モール
ド部 ７、７’…ディスク ８…表面保護剤 ９…補強部材 １０…金属膜 １１…絶縁層
ダ層 ３、３’…リードフレーム ６…樹脂モール
ド部 ７、７’…ディスク ８…表面保護剤 ９…補強部材 １０…金属膜 １１…絶縁層
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/48 Ｆ 27/08 ３３１ Ｂ 29/861 29/866
Claims (8)
- 【請求項１】 第１の導電型の単一の半導体基板の一方
の面側に互いに離れて形成された第１の導電型とは逆の
導電型の第２の導電型の第１、第２の半導体領域を有す
る半導体素子を、第１のリードフレームとこれから離れ
て配置される第２のリードフレームとを橋絡するように
これらリードフレームに載置し、前記第１の半導体領域
を第１のリードフレームに接続すると共に、前記第２の
半導体領域を前記第１のリードフレームから独立した第
２のリードフレームに接続し、これらリードフレームの
一部を除く全体が樹脂で封止され一体化されていること
を特徴とする双方向性の面実装型半導体装置。 - 【請求項２】 第１の導電型の単一の半導体基板の一方
の面側に互いに離れて形成された第１の導電型とは逆の
導電型の第２の導電型の第１、第２の半導体領域、前記
半導体基板の他方の面側に形成された第２の導電型の第
３の半導体領域、及び前記第１、第２の半導体領域の間
の前記半導体基板の一方の面側から前記第３の半導体領
域まで延びる絶縁領域を有する半導体素子を、第１のリ
ードフレームとこれから離れて配置される第２のリード
フレームとを橋絡するようにこれらリードフレームに載
置し、前記第１の半導体領域を第１のリードフレームに
接続すると共に、前記第２の半導体領域を前記第１のリ
ードフレームから独立した第２のリードフレームに接続
し、これらリードフレームの一部を除く全体が樹脂で封
止され一体化されていることを特徴とする双方向性の面
実装型半導体装置。 - 【請求項３】 第１の導電型の第１の半導体領域と、第
１の導電型とは逆の導電型の第２の導電型の第２の半導
体領域と、該第２の半導体領域の一方の面側から前記第
１の半導体領域まで延びる絶縁領域とを有する半導体素
子を、第１のリードフレームとこれから離れて配置され
る第２のリードフレームとを橋絡するようにこれらリー
ドフレームに載置し、前記絶縁領域より互いに電気的に
絶縁された前記第２の半導体領域の一方を第１のリード
フレームに接続すると共に、前記第２の半導体領域の他
方を前記第１のリードフレームから独立した第２のリー
ドフレームに接続し、これらリードフレームの一部を除
く全体が樹脂で封止され一体化されていることを特徴と
する双方向性の面実装型半導体装置。 - 【請求項４】 第１の導電型の第１の半導体領域と、該
第１の半導体領域の両側に形成された第１の導電型とは
逆の導電型の第２の導電型の第２、第３の半導体領域
と、該第２の導電型の半導体領域の一方の面側から前記
第１の半導体領域を通して前記第３の半導体領域まで延
びる絶縁領域とを有する半導体素子を、第１のリードフ
レームとこれから離れて配置される第２のリードフレー
ムとを橋絡するようにこれらリードフレームに載置し、
前記絶縁領域より互いに電気的に絶縁された第２の半導
体領域の一方を第１のリードフレームに接続すると共
に、第２の半導体領域の他方を前記第１のリードフレー
ムから独立した第２のリードフレームに接続し、これら
リードフレームの一部を除く全体が樹脂で封止され一体
化されていることを特徴とする双方向性の面実装型半導
体装置。 - 【請求項５】 第１の導電型の単一の半導体基板の一方
の面側に互いに離れて形成された第１の導電型とは逆の
導電型の第２の導電型の第１、第２の半導体領域を有す
る半導体素子を複数直列接続してなる半導体ブロック
を、第１のリードフレームとこれから離れて配置される
第２のリードフレームとを橋絡するようにこれらリード
フレームに載置し、最外側に位置する前記第１の半導体
領域を第１のリードフレームに接続すると共に、前記第
２の半導体領域を前記第１のリードフレームから独立し
た第２のリードフレームに接続し、これらリードフレー
ムの一部を除く全体が樹脂で封止され一体化されている
ことを特徴とする双方向性の面実装型半導体装置。 - 【請求項６】 第１の導電型の単一の半導体基板の一方
の面側に形成された第１の導電型とは逆の導電型の第２
の導電型の第１の半導体領域と、前記半導体基板の他方
の面側に形成された第２の導電型の第２の半導体領域
と、これら第１の半導体領域と第２の半導体領域を電気
的に絶縁するために前記半導体基板に形成された絶縁領
域とを有する半導体素子を、第１のリードフレームとこ
れから離れて配置される第２のリードフレームとを橋絡
するようにこれらリードフレームに載置し、前記第１の
半導体領域を第１のリードフレームに接続すると共に、
前記半導体基板の一方の面を前記第１のリードフレーム
から独立した第２のリードフレームに接続し、また前記
半導体基板の他方の面と前記第２の半導体領域とを接続
し、これらリードフレームの一部を除く全体が樹脂で封
止され一体化されていることを特徴とする一方向性の面
実装型半導体装置。 - 【請求項７】 第１の導電型の単一の半導体基板の一方
の面側に形成された第１の導電型とは逆の導電型の第２
の導電型の第１の半導体領域と、前記半導体基板の他方
の面側に形成された第２の導電型の第２の半導体領域
と、これら第１の半導体領域と第２の半導体領域を電気
的に絶縁するために前記半導体基板に形成された絶縁領
域とを有する半導体素子を複数直列接続してなる半導体
ブロックを、第１のリードフレームとこれから離れて配
置される第２のリードフレームとを橋絡するようにこれ
らリードフレームに載置し、一方の最外側の前記第１の
半導体領域を第１のリードフレームに接続すると共に、
一方の最外側の前記半導体基板の一方の面を前記第１の
リードフレームから独立した第２のリードフレームに接
続し、また他方の最外側の前記半導体基板の他方の面と
その第２の半導体領域とを接続し、これらリードフレー
ムの一部を除く全体が樹脂で封止され一体化されている
ことを特徴とする一方向性の面実装型半導体装置。 - 【請求項８】 前記第１、第２のリードフレームに接続
された面とは反対の半導体素子面の最外側の面に補強部
材を固着したことを特徴とする請求項１乃至請求項７の
いずれかに記載の面実装型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07145094A JP3238825B2 (ja) | 1994-03-16 | 1994-03-16 | 面実装型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07145094A JP3238825B2 (ja) | 1994-03-16 | 1994-03-16 | 面実装型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07254620A true JPH07254620A (ja) | 1995-10-03 |
| JP3238825B2 JP3238825B2 (ja) | 2001-12-17 |
Family
ID=13460914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07145094A Expired - Lifetime JP3238825B2 (ja) | 1994-03-16 | 1994-03-16 | 面実装型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3238825B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201323A (ja) * | 2006-01-30 | 2007-08-09 | Denso Corp | 電子部品の接続構造 |
| JP2007242649A (ja) * | 2006-03-06 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| JP2007329498A (ja) * | 2007-08-09 | 2007-12-20 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| JP2014143258A (ja) * | 2013-01-23 | 2014-08-07 | Origin Electric Co Ltd | 面実装型半導体装置 |
-
1994
- 1994-03-16 JP JP07145094A patent/JP3238825B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201323A (ja) * | 2006-01-30 | 2007-08-09 | Denso Corp | 電子部品の接続構造 |
| JP2007242649A (ja) * | 2006-03-06 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| JP2007329498A (ja) * | 2007-08-09 | 2007-12-20 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| JP2014143258A (ja) * | 2013-01-23 | 2014-08-07 | Origin Electric Co Ltd | 面実装型半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3238825B2 (ja) | 2001-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4369230B2 (ja) | サージ防護半導体装置 | |
| EP0482511A1 (en) | Integrated photovoltaic device | |
| US3566214A (en) | Integrated circuit having a plurality of circuit element regions and conducting layers extending on both of the opposed common major surfaces of said circuit element regions | |
| KR960003856B1 (ko) | 다이오드 조립체 | |
| KR100380701B1 (ko) | 표면장착용반도체장치제조방법및표면장착용반도체장치 | |
| JP3369391B2 (ja) | 誘電体分離型半導体装置 | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| US3742599A (en) | Processes for the fabrication of protected semiconductor devices | |
| TW200409355A (en) | Chip-scale schottky device | |
| US5010390A (en) | Plastic-molded semiconductor device | |
| JP3238825B2 (ja) | 面実装型半導体装置 | |
| US5866951A (en) | Hybrid circuit with an electrically conductive adhesive | |
| US3244939A (en) | Encapsulated die bonded hybrid integrated circuit | |
| JP2824329B2 (ja) | 可変容量ダイオード装置 | |
| US6404060B1 (en) | Semiconductor device having a chip-on-chip structure | |
| JPH0136267B2 (ja) | ||
| JPH06139915A (ja) | 過電圧過電流に対する保護装置 | |
| JP3263554B2 (ja) | チップ部品およびその製造方法 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JP2526534Y2 (ja) | シヨツトキバリアダイオ−ド素子 | |
| JPH05243254A (ja) | 半導体装置 | |
| JPS62193175A (ja) | シヨツトキバリア半導体装置 | |
| EP0266093A2 (en) | Process of making a high power multi-layer semiconductive switching device with multiple parallel contacts | |
| JPH01143248A (ja) | 半導体集積回路装置 | |
| JP2003332507A (ja) | 表面実装型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010925 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |